Programación del Z80

Rodnay Zaks





PROGRAMACION DEL Z80



Programación del Z80

Rodnay Zaks



INFORMATICA PERSONAL-PROFESIONAL

Título de la obra original: PROGRAMMING THE Z80

Traducción de: Alfredo Cruz Diseño de cubierta: Narcis Fernández

Reservados todos los derechos. Ni la totalidad ni patre de cate libro puede reproducirse o transmitirse por ningún procedimiente electrônica o mecinico, incluyando fotocopia, grabación magnética o cualquier absucenamiento de información y sistema de recuperación, sin permiso escrito de Ediciones Anaya Multimedia, S. A.

Authorized translation from English Language Edition Original Copyright © SYBEX Inc., 1982

Versión castellana:

© EDICIONES ANAYA MULTIMEDIA, S. A., 1985 Villafranca, 22. 28028 Madrid Depósito legal: M. 35, 995-1985 L.S.B.N.: 84-7614-043-6 Printed in Spain Imprinte: Anzos. S. A. Fuenlabrada (Madrid)

Indice

ró	logo	9
1.	Conceptos básicos	13
	Introducción. ¿Qué es programar? Diagramas de flujo. Representación de la información.	
2.	Organización del hardware del Z80	43
	Introducción. Arquitectura del sistema. El interior del microprocesador. Organización interna del 280. Formatos de las instrucciones. Ejecución de instrucciones dentro del Z80. Resumen del hardware.	
	Técnicas básicas de programación	89

men.

4.	Instrucciones del Z80	151
	Introducción. Clases de instrucciones. Las instrucciones del Z80. Resumen. Descripción individual.	
5.	Técnicas de direccionamiento	405
	Introducción. Modos de direccionamiento. Modos de direccionamiento del Z80. Empleo de los modos de direccionamiento del Z80. Resumen.	
6.	Técnicas de entrada/salida	429
	Introducción. Entrada/salida. Transferencia de bits en serie. Resumen básico de E/S. Comunicación con dispositivos de entrada/salida. Resumen de periféricos. Organización de la entrada/salida. Resumen.	
7.	Dispositivos de entrada/salida	483
	Introducción. El PIO. Resumen.	
8.	Aplicaciones	493
	Introducción. Borrado de una sección de memoria. Muestero de dispositivos de ISA. Introducción de caracteres. Verificación de un caráster. Verificación de intervaio. Generación de paridad. Conversión de código: ASCII a BCD. Conversión de hexadecimal a ASCII. Bissquade del elemento mayor de una tubla. Suma de N elementos. Cálculo del total de control. Cómputo de ceros. Transferencia de bioques Transferencia de bloques en BCD. Comparación de dos números de 16 bits con signo. Ordenación por burbuja. Resumen.	
9.	Estructuras de datos	515
	Parte 1: Teoria Introducción. Punteros. Lista. Búsqueda y ordena-	
	ción Resumen de la sección	

151	Parte II: Ejemplos prácticos
. Las instruccio- individual.	Introducción. Representación de Lista sencilla. Lista alfabética. L sumen.
405	
iento. Modos de de los modos nen.	 Desarrollo de programas
429	samblador condicional. Resumer
rencia de bits en municación con men de periféri- da. Resumen.	Conclusión Desarrollo tecnológico. El siguie
483	Apéndice A
	Tabla de conversión hexadecimal.
	Apéndice B
ón de memoria. Introducción de r. Verificación de onversión de có-	Tabla de conversión ASCII.
e hexadecimal a	Apéndice C
total de control. bioques. Transfe- baración de dos	Tablas de bifurcación relativa.
nación por bur-	Apéndice D
515	Conversión decimal a BCD.
	Apéndice E
ueda y ordena-	
	Códigos de las instrucciones del

e datos en la lista. ista encadenada. Re-..... 555 le programación. Reirrollo de un progra-na ensamblador. En-..... 579 ente paso. 581 583 585 587 589

Z80.

Apéndice F	597
Equivalencias del Z80 al 8080.	
Apéndice G	599
Equivalencias del 8080 al Z80.	
Indice alfabético	601

...... 597

601

Prólogo

Este libro es un texto completo para aprender a programar con el Z80, accesible a cualquiera aunque nunca haya escrito ningún programa, y útil, naturalmente, para quien trabaje con un Z80.

Quien ya sepa programar aprenderá aqui técnicas especificas que aprovechan las peculiaridades del Z80 o que derivan de ellas. El texto cubre las técnicas elementales e intermedias

necesarias para empezar a programar.

La finalidad del libro es proporcionar un nivel realmente competente al lector que desee programar el microprosesador. Naturalmente, es impossible apender a programar solo con un libro, sin practicat, pero cabb e copetar que el texto estimularia al lector hasta el punto de haserde sentirse capar de empezar a escribir programas y de resolver con un microordenador problemas de programación sencillos y hasta moderadamente comhicios.

El libro parte de la experiencia del autor, que ha neseñado a programar microordinadores a más de mil alumnos, y por eso esta altamente estructurado. Los capitulos van, por lo general, de lo simple a lo complejo. El lector que tenga ya conocimientos elementales de programación podrá saltarse el primer capitulo. Quienes, por el contrario, nunca havan escrito un propitulo. Quienes, por el contrario, nunca havan escrito un programa, quizá necesiten leer más de una vez las secciones fundes de alignos capitulos. El testo llevará al estudiante a través de todres los conceptos y técnicas básicos necesarios para reprogramas cada vez más complicados; por ello e smy recommentable que se respete el orden de los capítulos. Además, quien desce obhener de verdar essultados trangbles deberá caforzares por resolver el mayor número posible de ejercicios. La dificultad de estos es ha escelanado may cudadossamente, y todos están pensados para comprobar si el material propuesto se ha entendido por completo, Quien no realice los ejercicios no podrá aprovechar por completo el valor educativo de este libro. Varios de ellos, como el de multiplicación, resolutar al habriosos, pero al hacerlos se aprende mediante la práctica, que es la única manera de aprender a programar.

Para los que con este libro se aficionen a programar se está preparando otro titulado Aplicaciones del Z80, que le servirá de complemento.

En esta misma colección hay otros títulos que enseñan a programar otros microprocesadores diferentes.

Los verdaderamente interesados en el estudio del soporte físico deberian consultar los títulos From Chips to Systems; an Introduction to Microprocessors y Microprocessor Interfacing Techniques.

El contenido de este libro se ha verificado con la mayor atención, y puede considerarse de fiar, aunque, inevitablemente, se habrian deslizado errores tipográficos o de otra clase; a este respecto, el autor agradecerá cualquier observación que pueda ser útil para lectores de futuras ediciones. Se tendrán, igualmente, en consideración cualesquiera otras sugerencias de possible mejoras, como programas deseados, desarrollados o considerados de valor por los lectores.

na vez las secciones evará al estudiante a ásicos necesarios para dos; por ello es muy los capítulos. Además, dos tangibles deberá posible de ejercicios. un que el deservicios no ducativo de este libro. n. cusularán laboriola práctica, que es la

n a programar se está Z80, que le servirá de

titulos que enseñan a rentes.

el estudio del soporte a Chips to Systems: an coprocessor Interfacing

rificado con la mayor inque, inevitablemente, o de otra clase; a este observación que pueda Se tendrán, igualmenjugerencias de posibles arrollados o considera-



Con

Introducció

¿Qué ∎∎ pro

Conceptos básicos

Introducción

En este capítulo presentaremos las ideas y definiciones bisicas de programacion de ordenadores. El tector familiarizado con extos temas quizis prefiera echar una ojenda rápida al contenido de estas páginas y pasar rápidamente al capítulo 2. Sin embargo, es aconsejable que incluso quien ya tenga experiencia lae esta introducción, porque en ella veremos conceptos muy importantes, como los de complemento a dos y representaciones BCD y de otro tipo. Algunos de ellos resultarán nuevos para el kector y, en cualquier caso, contributrán a mojorar el nivel de comocimientos de los programadores con experiencia.

¿Qué es programar?

Ante un problema, lo primero que debe hacerse es idear una solución. A la expresión de ésta mediante una cadena de pasos sucesivos se le llama algoritmo. Un algoritmo es, pues, la especificación paso a paso de la solución de un problema. El

Diagramas |

algoritmo debe terminar tras un número finito de pasos, y puede expresarse en cualquier lenguaje o conjunto simbólico. Un ejemplo de algoritmo sencillo sería el siguiente:

- Meter la liave en la cerradura.
- 2. Dar a la llave una vuelta completa hacia la izquierda.
- 3. Agarrar el picaporte.
- Girar el picaporte hacia la izquierda y empujar la puerta.

En este punto, si el algoritmo es el adecuado a la cerradura en cuestión, la puerta se abrirá. Esta serie de instrucciones en cuatro pasos constituye un algoritmo de apertura de una puerta.

Una vez que la solución a un problema se ha expresado en forma de algoritmo, éste debe ejecutarse en un ordenador. Por desgracia, es cosa, sabida que los ordenadores no entienden español, ni cualquier otro lenguaje humano, debido a la ambigiadad sintáctica inherente a todos ellos. Lo único que el ordenador puede entender es un subconjunto claramente definido de un lenguaje humano, y a ese subconjunto se le llama lemanda de merumanación.

La operación de transformar un algoritmo en una secuencia de instrucciones escritas en lenguaje de programación se llama programar. En términos estrictos, la traducción del algoritmo a lenguaje de programación deberia llamarse cublicación, posto que la programación abarca tambien el diseño de los programas y las "estructuras de datos" que constituirán el algoritura

Para programar con eficacia hace falta no sólo conocer las técnicas de ejecución de algoritmos, sino también dominar todos los recursos que ofrece el soporte físico del ordenador —registros internos, memoria y dispositivos perifericos— y utilizar de forma creativa las estructuras de datos apropiadas. La descripción de estas técnicas será el objeto de los próximos capítulos.

La programación obliga también a observar una estricita disciplina de documentación para que los programas realizados por una persona puedan ser entendidos por otras (y por el autor, pasado cierto tiempo). La documentación ha de ser interna y externa al programa.

Se llama documentación interna al conjunto de comentarios incluidos en el propio cuerpo de un programa y que explican su funcionamiento.

Por documentación externa se entiende la serie de explicaciones escritas, manuales y diagramas de flujo escritos con independencia del programa. Figura 1.1
Diagramo de flujo de un :
me encargado de man
constante la temperatura
una habitación.

finito de pasos, y conjunto simbólico, siguiente:

a hacia la izquierda.

erda y empujar la

cuado a la cerradura de instrucciones en le apertura de una

se ha expresado en un ordenador. Por dores no entienden m, debido a la ambis. Lo único que el to claramente definisonjunto se le liama

mo en una secuencia organización se llama ción del algoritmo a codificación, puesto eseño de los progratiturian el algoritmo, no solo conocer las también dominar físico del ordenador periféricos— y utilizar tos apropiadas. La to de los próximos

bservar una estricta programas realizados por otras (y por el entación ha de ser

unto de comentarios na y que explican su

la scrie de explicaflujo escritos con

Diagramas de flujo

Entre la realización del algorismo y la del prosprama se intercaia casi siempre un diagnama de fijo, que no es sino una representación simbólica del algorismo por medio de una se-cuencia de recitagualos y rombos que continen los pasos del mismo. En los rectángualos se escriben las órdenes o "instrucciones ejecutables". Los rombos concieran pruebas condicionales del tipo "si la información X es cierta, emprender la acción A, y la Be en caso contrario". La definición formal y la discussión de los diagramas de flujo se harán más adelante, al tratar de los programas.




Figura 1.1 Diagrama de flujo de un sistema encargado de mantener constante la temperatura de una habitación.

En cualquier caso, el diagrama de flujo es un paso intermedio entre la sepecificación del algoritmo y la codificación muy
recomendable. A exte respecto, conviene señalar que se ha
observado que aproximadamente el 10 por 100 de los programadores son capaces de escribir buenos programas sin recurrir
al diagrama de flujo; ¡¡ malos es que también se ha observado
que el 90 por 100 de los programadores creen pertenecer a ese
10 por 100. Consecuencia, alterdedor del 80 por 100 de los
programas escritos por ese 90 por 100 failan la primera vez que
se concentajos en definador, como es natural, no se trata de
propriado en concentra de la como esta del del diagrama de
modos los que escribes por genamas secuencia de la diagrama de
modos los que escribes por genamas secuencia.

casos es muy recomendable hacer un diagrama de flujo. Es una operación que lleva muy poco tiempo, pero que casi siempe propicia la redacción de un programa limpio que se ejecuita correcta y rágidamente. Hay programadores que una vez dominada la técnica de trazado del diagrama de flujo, son capaces de visualizario mentalmente, sin necesidad de flujulario, aunque a costa de que los programas que escriben, al carecer de la documentación que constituye el propio diagrama de flujo, solo resultan comprensibles para ellos. En resumen, stempre que se redacte un programa de cierca importancia, casos que el propio diagrama de flujo, al la largo de este libro veremos numerosos ejemplos de tales diagramas.

Representación de la información

Todos los ordenadores manipulan información organizada en forma de números o de caracteres. Pasaremos a continuación a examinar las formas de representación externa e interna de la información en el ordenador.

REPRESENTACION INTERNA DE LA INFORMACION

Toda la información contenida en un ordenador se almaseme n forma de grupos de bis ibil es contracción de digino biurzio, es decir. "O" o "1". Las limitaciones de la electrónica convencional imponen una sola forma práctica de representación de la información: la bigica de dos estados, "O" y "1". Un circutto electrónico digital conoce habitualmente dos estados: conoctado y desconectado, estados que corresponden a las representaciones fogicas "0" y "1". Dado que cose circuitos se utilizan para ejecutar funciones "lógicas", se los llama de "lógica bomara". Lo importante es que en la actualidad prácticamente todo el proceso de datos se lhes a cara en forma de la particular, los bits se organizar en grupos de coho, conocidos particular, los bits se organizar en grupos de coho, conocidos por octetos y, más frecuentemente, por bytes. El conjunto de cuatro bits se lama aibible.

Veamos ahora de que forma se representa internamente este formato binario. Dentro del ordenador hay que representar dos entidades; la primera es el programa o secuencia de instrucciones: la segunda es el conjunto de datos con los que trabajará el programa, que puedos ser de caracter numérico o afianumérico. Examinaremos a continuación la representación del programa y de las dos categorias de datos mencionadas. ama de flujo. Es una ro que casi siempre npio que se ejecuta a que, una vez domi-flujo, son capaces de dibujarlo, aunque a n, al carecer de la agrama de flujo, sólo men, siempre que se la conviene acostum-ndiente diagrama de merosos ejemblos de

emación organizada saremos a continuaón externa e interna

INFORMACION

ordenador se almaceontracción de digitones de la electrónica lectica de representatados. "O" y "1". Un Imente dos estados: corresponden a las que esos circuitos se l es llama de "lógica alidad prácticamente formato binario. En reral, y del 280 en de ocho. conocidos.

nta internamente este que representar dos uencia de instrucciolos que trabajará el érico o alfanumérico, ción del programa y las

REPRESENTACION DEL PROGRAMA

Todas las instrucciones se representan internamente en forma de bytes o múltiplos de bytes. Lo que se llama "instruccion breve" queda representada por un solo byte, mientras que las instrucciones más largas ocupan dos o más. Como el Z80 es un microprocesador de ocho bits, extrae los bytes de la memoria uno tras otro, lo que significa que las instrucciones de un solo byte se ciecutan, en principio, más rápidamente que las de varios. Más adelante veremos la importancia que tiene este aspecto del juego de instrucciones de cualquier microprocesador, y en concreto del Z80, en el que se quiso proporcionar la mayor cantidad posible de instrucciones breves para optimizar la eficacia del programa. No obstante, la limitación de la longitud a ocho bits plantea restricciones notables, que expondremos en su momento. Este es un ejemplo clásico de compromiso entre velocidad y flexibilidad en programación. El código binario en el que se representan las instrucciones lo determina el fabricante. El Z80, como cualquier otro microprocesador, sale de fábrica provisto de un juego de instrucciones fijo. Dichas instrucciones, que determina el fabricante, se recogen al final del libro junto con su código. Los programas se expresan todos como secuencia de esas instrucciones binarias, que para el Z80 veremos en el capitulo 4.

REPRESENTACION DE DATOS NUMERICOS

Representar números no es operación sencilla, y es preciso pasaremos a continuación a enteros con signo positivos y negativos— y terminaremos con la representación de números decimales.

Para representar enteros puede recurrirse a la forma hiardidirecta, que no es sino la representación del valor decimid del número en sistema binario. En éste, el bit situado en el extremo derecho es igual a 2 elevado a la potencia. O: el situado su si izquierda equivale a 2 elevado a 1: el siguiente, a 2 elevado a 2; y el del extremo izonierdo vela el este do 7, igual a 128.

$$b_12^7 + b_22^6 + b_32^5 + b_32^4 + b_32^3 + b_22^2 + b_12^1 + b_02^0$$

Las potencias de 2 son:

$$2^7 = 128, 2^6 = 64, 2^5 = 32, 2^4 = 16, 2^3 = 8, 2^2 = 4, 2^1 = 2, 2^6 = 1$$

La representación binaria es análoga a la decimal. En ésta. "123" equivale a:

$$1 \times 100 = 100$$

 $+2 \times 10 = 20$
 $+3 \times 1 = 3$

Obsérvese que $100 = 10^2$, $10 = 10^1$, $1 = 10^0$.

En esta "notación posicional", cada cifra representa una potencia de 10. En el sistema binario, cada cifra binaria o bit representa una potencia de 2.

Ejemplo: en el sistema binario. "00001001" equivale a:

Veamos algunos otros ejemplos: "10000001" equivale a:

por tanto, "10000001" equivale al número decimal 129.

Al examinar la representación binaria de los números se entiende por qué los bits se numeran de 0 a 7 empezando por la derecha. El bit 0 es "b₀" y corresponde a 2°; el bit 1 es "b₁" y corresponde a 2°, y así sucesivamente.

La figura 1.2 recoge los binarios correspondientes a los números decimales comprendidos entre 0 y 255.

Figura 1.2 Tabla de equivalencias en sistemas decimal y binari

la decimal. En ésta.

 $= 10^{\circ}$.

ifra representa una a cifra binaria o bit

001" equivale a:

0001" equivale m:

decimal 129. de los números se a 7 empezando por 2º; el bit 1 es "b₁" y

respondientes a los y 255.

Binario	Decimal	Binario	Decimai
00100000	32	00000000	8
00100000	33	00000001	1
		00000010	
		00000011	3
		00000100	4
0011111	63	00000101	5
01000000	64	00000110	6
0100000	65	00000111	7
		00001000	8
		00001001	9
01111111	127	00001010	10
10000000	128	00001011	11
10000001	129	00001100	12
		00001101	13
		00001110	14
1		00001111	15
		00010000	16
		00010001	17
111111110	254		
11111111	255	00011111	31

Tabla de equivalencias entre los sistemas decimal y binario.

Figura 1.2

Ejercicio 1.1: ¿Cuál es el valor decimal de "11111100"?

Transformación de decimal a binario

derecha desde abaio hacia arriba: 1011.

Calcúlese el equivalente binario del número decimal "11":

11	2	=	5	resto	1		1	(L)	SBI
				resto					
7	2	_	1	pesto	n	_	0		

 $1 \div 2 = 0$ resto $1 \rightarrow 1$ (MSB)

El equivalente binario de un decimal se calcula dividiéndolo sucesivamente por 2 hasta obtener un cociente nulo.

Ejercicio 1.2: ¿Cuál es el número binario equivalente al decimal 257?

Ejercicio 1.3: Transfórmese 19 a notación binaria, y de nuevo a decimal

Operaciones con datos binarios

Las reglas aritméticas son directas y sencillas. La suma, por ciemplo, es:

$$0 + 0 = 0$$

 $0 + 1 = 1$
 $1 + 0 = 1$
 $1 + 1 = (1) 0$

donde (1) significa el acarreo de l ("llevarse" 1: obsérvese que "10" en el sistema binario equivale al decimal "2"). La sustrucción binaria se realiza sumando el complemento, y se explicará al tratar de la representación de números negativos. Ejemplo:

La suma se realiza igual que en base decimal, sumando las columnas una por una, a partir de la primera por la derecha: Suma de la columna derecha:

$$\begin{array}{c}
10 \\
+ 01 \\
(0 + 1 = \overline{1}) \text{ No se lieva nada}
\end{array}$$

Suma de la siguiente columna:

$$+\frac{10}{01} + \frac{01}{11} - (1 + 0 = 1. \text{ No se fleva nada})$$

Ejercicio 1.4: Calcúlese 5 + 10 en el sistema binario, comprobando si el resultado es efectivamente 15.

Algunos otros ejemplos de adición binaria:

0010	(2)	0011	(3)
+0001	(1)	+0001	(1)
= 0011	(3)	= 0100	(4)

Este último ejemplo ilustra la función del acarreo.

cillas. La suma, por

e" 1; obsérvese que nal "2"). La sustracnento, y se explicará negativos.

ecimal, sumando las nera por la derecha;

ada)

ra nada)

binario, comproban-

aria:

0100

del acarreo.

En efecto, fijemonos en la columna de la derecha: 1 + 1 = (1)0; una vez efectuada la suma, llevamos 1, que se suma a la siguiente columna:

001 la columna 0 acaba de sumarse + 000 + 1 (acarreo)

+ 000 + 1 (acarreo) = (1)0 siendo (1) el nuevo acarreo a la columna 2.

El resultado final es 0100. Otro ejemplo:

En este ejemplo vuelve a generarse un acarreo, que se lleva hasta la columna de la izquierda.

asta la columna de la izquierda.

Por tanto, con ocho bits pueden representares directamente los números comprendidos entre "10000000" y "11111111", es decir, entre "0" y "255". Immediatamente se plantean dos dificultades: primera, que solo representamos números positivos: segunda, que la magnitud de esos números queda limitada a 255, si trabajamos con sólo ocho bits. Veamos de qué forma se resuelven.

Binario con signo

En un número representado en notación binaria con signo, este viene indicado por el bir de la izquienda, tradicionalmente "O", si es pastino, y "1", si es negativo; por tanto, "11111111" representa - 127, y "0111111", + 127. De esta forma pademos representar números positivos y negativos, pero a costa de reducir la magnitud de 255 a 127.

Ejemplo: "0000 0001" equivale a + 1 (el primer "0" es "+"; el resto, "000 0001", es igual a 1). "1000 0001" == -1 (el primer "8" es "-").

Ejercicio 1.6: ¿Cómo se representaria " – 5" en notación binaria con siano?

Pasemos ahora al problema de la maunitud. Para representar números más grandes no hay más remedio que utilizar mayor número de bits. Así, con dieciseis bits (dos bytes) podemos representar todos los números comprendidos entre - 32K y + 32K (en lenguaje informático, 1K es igual a 1 024). El bit 15 lleva el signo, y los quince restantes (los comprendidos entre el 0 y el 14) expresan la magnitud: 215 = 32K. Si esta magnitud sigue siendo pequeña, no hay más que usar tres bytes o más, En resumen, cuanto más grande sea la magnitud del entero que queramos representar, tanto mayor será el número de bytes necesario para ello. Por eso, las versiones más sencillas del BASIC y otros lenguajes disponen de una precisión limitada para representar enteros, ya que necesitan manipular internamente las cantidades en un formato más corto. Las mejores versiones del BASIC y de los demás lenguaies ofrecen más cifras decimales significativas, pero a costa de reservar más hytes para cada número

Otro extremo que debemos considerar es el de la velocidad. Veamos, por ejemplo, cómo se lleva a cabo la adición de dos números en la representación binaria con signo que acabamos de estudiar. Sea la suma de "- 5" v "+ 7":

> + 7 se representa como 00000111 - 5 se representa como 10000101

la suma binaria es 10001100, o - 12

Pero el resultado correcto no es – 12, sino + 2. Para trabajar en esta representación hay que atenerse a ciertas reglas determinadas, que dependen del signo. La consecuencia es que aumenta la complejidad y disminuye la eficacia. En otras palabras, la adición binaria de números con signo "no marcha bien". La situación es por tatuto, delicada, porque el ordenador, además de representar información, tiene que ejecutar con ella operaciones ariméticas.

La solución al problema viene dada por lo que se llama representación en complemento a dos, que sustituye a la binaria con signa. En lugar de abordaria directamente, nos detendremos antes un poco en el complemento a uno. primer "0" es "+":

J-

en notación binaria

tud. Para represenmedio que utilizar
s (dos bytes) podedidos entre — 32K
ual a 1024. El bit
comprendidos entre
K iseta magnitud
I res bytes o más.
itud del entero que
i más sencillas del
precisión limitada
manipular internacorto. Las mejores
s ofrecen más cifras

var más bytes para et de la velocidad. la adición de dos gno que acabamos

0 - 12

2, sino + 2. Para erse a ciertas reglas onsecuencia es que eficacia. En otras signo "no marcha orque el ordenador, ne ejecutar con ella

or lo que se llama stituye a la binaria e, nos detendremos

Complemento a uno

En complemento a uno todos los enteros positivos se representan en su formato binario correcto. Así. "+ 3" se representa como 60000011: por el contrario. "- 3" se representa determinando el complemento de cada uno de los bits de la representación original. Jo que equivale a transformar todos los 0 en 1 y todos los 1 en 0. En el ejemplo que nos ocupa, la representación de "- 3" en complemento a uno seria 11111100.

Otro ejemplo:

Obsérvese que en esta representación el primer bit de la izquierda es "0", si el número es positivo, y "1", si es negativo.

Ejercicio 1.7: La representación de "+6" es 00000110". ¿Cuál será la de "-6" en complemento a toto?

Probemos a sumar ahora - 4 y + 6:

la suma es: (1) 00000001. donde (1) indica un acarreo.

El "resultado correcto" será, por tanto. "2", o bien nococcolo".

Veamos otro caso:

w bien "- 6" más una unidad que se acarrea; pero, en realidad, debería ser "- 5", es decir, 11111010, lo que quiere decir que el procedimiento no funciona.

Este formato sirve para representar números positivos y coto. Es preciso, por tanto, idear otra representación, que en este caso será el complemento a dos, evolución del complemento a uno.

Representación en complemento a dos

Los números positivos se representan como binarios con signo, exactamente igual que se hacia en complemento a uno. La diferencia estriba en la representación de los números negaticos, que se hace determinando primero el complemento a uno y sumando uno a continuación.

Veántoslo en un ejemplo: + 3 se representa como binario con signo por 00000011; su representación en complemento ∎ uno es 11111100. El complemento a dos se obtiene sumando 1 a esta última, lo que da 11111101.

Apliquemos el procedimiento a la adición:

el resultado es correcto.

Veamos ahora qué ocurre en la sustracción:

Para identificar el resultado, calcularemos el complemento a dos:

El resultado anterior -- "11111110" representa "-- 2" y es. por tanto, correcto.

Los resultados - ignorando el arrastre han sido correctos tanto en la adición como en la sustracción, lo que parece indicar que el complemento a dos funciona.

Ejercicio 1.8: ¿Cuál es la representación de "+ 127" en complemento a dos?

Ejercicio 19: ¿Cuál es la representación de " – 128" en complemento a dos?

Probemos ahora a sumar + 4 y - 3 (la sustracción se realiza sumando el complemento a dos):

los números negatimplemento a uno v

senta como binario en complemento a htiene sumando 1 a

ón:

a el complemento a

20000010 n ± 2 senta "-2" y es, por

han side correctos ión. lo que parece

"+ 127" en comple-"- 128" en comple-

Si ignoramos el acarreo, el resultado es 00000001, es decir-"1" en representación decimal, es, por tanto, correcto. Aunque no daremos la demostración matemática completa, digamos por el momento que esta representación funciona y que en complemento a dos se pueden sumar y restar números con signo con independencia del mismo. Al aplicar la regla normal de la adición en binario se obtiene el resultado correcto incluvendo el signo. El arrastre se ignora, lo que constituve una ventaja considerable, porque en caso contrario seria preciso corregir

siempre el signo en el resultado, con el consiguiente alargamien-Para resumir, digamos que el complemento a dos constituye la forma de representación más adecuada para los procesadores más simples, como los microprocesadores. En procesadores complejos puede recurrirse a otras formas de representación. como el complemento a uno, usando un circuito especial para corregir el resultado.

A partir de este punto, todos los enteros con signo se supondrán representados internamente en notación de complemento a dos. La tabla de la figura 1,3 recoge los complementos a dos de varios números

Ejercicio 1.10: ¿Cuides son los números máximo y minimo que pueden representarse en complemento a dos con sólo un hete?

Ejercicio 1.11: Calcúlese el complemento a dos de 20 y a continuación el del resultado obtenido. Se vuelve o obtener 207

Veamos a continuación, mediante algunos ejemplos, la forma en que se aplica el complemento a dos. Llamaremos C al acarreo, que corresponde al bit 8 del resultado.

V indica desbordamiento o cambio de signo "accidental" a consecuencia de la excesiva magnitud de los números con que se opera. Se trata básicamente de un acarreo interno del bit 6 al bit 7 (el bit de signo), y examinaremos sus consecuencias a continuación

Acarren C

He aqui un ejemplo de acarreo:

to del tiempo de operación.

LEGGENERA + 100000001(257) = (1) 00000001

siendo (1) el acarreo

+	Código en complemento a dos	-	Código en complemento a do:
+ 127	01111111	- 128	100000000
+ 126	01111110	- 127	10000001
+125	01111101	- 126	10000010
		- 125	10000011
+ 65	01000001	- 65	10111111
+64	01000000	- 64	11000000
+63	00111111	- 63	11000001
+ 33	10000100	- 33	11011111
+ 32	00100000	- 32	11100000
+ 31	00011111	- 31	11100001
+17	00010001	- 17	11101111
+ 16	000010000	- 16	11110000
+15	00001111	- 15	11110001
+ 14	01110000	- 14	11110010
+13	10110000	- 13	11110011
+12	00001100	- 12	11110100
+11	00001011	- 11	11110101
+10	00001010	- 10	11110110
+9	00001001	- 9	11110111
+8	00001000	- 8	111111000
+7	00000111	- 7	11111001
+6	00000110	- 6	11111010
+5	10100000	- 5	11111011
+4	00100000	~ 4	11111100
+3	11000000	- 3	13111101
+2	00000010	-2	11111110
+1	10000000	- 1	11111111
+0	00000000		

Figura 1.3 Tabla de complementos a dos

El resultado exige el uso de un noveno bit o bit 8 (ya que la cuenta empieza por el bit 0), llamado bit de arrastre.

cuenta empieza por el bil (I). Ilamado bil de árrástre. Si suponemos que el acarreo es el noveno bil del resultado, vemos que éste es, efectivamente, 100000001 = 257.

El acarreo debe detectarse y manipularse con atención. En el interior del microprocesador, los registros encargados de almacenar la información tienen, por lo general, una amplitud de sólo ocho bits; en este ejemplo sólo se registrarian los bits 0 a 7. Código en complemento a dos

10000000 10000010 10000011

10111111 11000000 11000001

11011111 11100000 11100001

11101111

11110101 11110110 11110111

nt o bit 8 (ya que la de arrastre. no bit del resultado.

se con atención. En tros encargados de neral, una amplitud registrarian los bits Por tanto, el acarreo exige siempre un cuidado especial, y debe descetares y procesarse mediante instrucciones determinadas. El proceso sigue una de estas tres alternativas: almacenar el acarreo en algun otro sitio (mediante una instrucción especial), ignorarlo o. si el mayor resultado permitido es "!!!!!!!!", considerarlo une error.

Deshordamiento O

Veamos un ejemplo de desbordamiento:

Como se observa, se ha producido un acarreo interno del bit 6 al bit 7; es lo que se llama desbordamiento. Debido a ese "accidente", el resultado es negativo; es, pues.

preciso detectar la situación, para corregirla.

Examinemos otro caso:

En este caso se ba producido un acarreo interno del bit 6 al bit 7, y de éste al bit 8 fel acarreo C que analizamos en la sección anterior). Como las reglas del complemento a dos especifican que dicho acarreo debe ignorarse, el resultado obtenido es el correcto.

Estrictamente hablando, esta última no es una situación de desbordamiento, ya que el acarreo del bit 6 al bit 7 no ha tenido como consecuencia el cambio de sieno.

Al trabajar con números negativos, el desbordamiento no se limita a un acarreo del bit 6 al bit 7.

wita a un acarreo del bit 6 al bit 7.

Veamos un nuevo ejemplo:

Esta vez no ha habido acarreo interno del bit 6 al bit 7, sino acarreo externo, pero el resultado es, no obstante, incorrecto, porque ha cambiado el bit 7; se trata de una situación de desbordamiento.

En resumen, se producirá desbordamiento en cuatro casos:

- 1. Adición de números positivos muy grandes.
- Adición de números negativos muy grandes.
- Sustracción de un positivo muy grande a un negativo muy grande.
- Sustracción de un negativo muy grande a un positivo muy grande.

Vamos a tratar de mejorar la anterior definición de desbordamiento

La Bade un punto de vista técnico, se exerva un bit especial, o indicador de debordamiento. Il amado "bandera" para ciando se produzca arrastre del bit 6 al bit 7, sin que haya searreo externo, o cuando no haya arrastre del bit 6 al bit 7, per si acarreo externo. Esto significa que el bit 7, y por tanto, el signo del número. ha cumbido accidentalmente. Para el tectro interesado por los aspectos técnicos, diremos que la bandera de desbordamiento se determina sometiendo a la operación O exclusiva los acarreos que llegan al bit 7 y los que salen de el. Praiciticamente, todos los mieroprocesadores disponen de una bandera especial de debordamiento que decesta automática-contretición.

La presencia de desbordamiento significa que el resultado de la suma o la resta exige más bits que los disponibles en el resistro usual de ocho bits utilizado para almacenarlo.

El acarreo y el deshordamiento

Los bits de acarreo y desbordamiento se llaman "banderas". Existen en tedos los microprocesadores, y en el próximo capíulos prenderemos a aprovecharlos para crear programas efecivos. Ambos se encuentran en un registro sepecial llamado de banderas a de "estado", que contiene, además, otros indicadorese, cuva fundión se abordará en el canítulo 4.

Eiemplos

Veamos a continuación el comportamiento del acarreo y el desbordamiento mediante algunos ejemplos prácticos. En todos los casos, el simbolo O denotará el desbordamiento, y el C. el acarreo.

del bit 6 al bit 7, no obstante, incota de una situación

to en cuatro casos: grandes.

grandes.

ande a un negativo ande a un positivo

efinición de desbor-

va un bit especial, o dera" para cuando 1 que haya acarreo 6 al bit 7, pero si 7, y, por tanto, el sente. Para el lector s que la bandera de a la operación O so que salen de él, s disponen de una detecta automáticarenderse la acción

que el resultado de s disponibles en el almacenarlo.

llaman "banderas", a el pròximo capituur programas efectiespecial llamado de nús, otros indicadodo 4.

nto del acarreo y el prácticos. En todos ordamiento, y el C. Si no hay desbordamiento O = 0, y en caso contrario. O = 1; lo mismo para el acarreo C. Recuerde que las reglas de aplicación del complemento a dos exigen que se ignore el acarreo (aunque no daremos aquí demostración matemática de esta normal.

Positivo-positivo

00000110 (+ 6) + 00001000 (+ 8) = 00001110 (+ 14) O:0 C:0

(CORRECTO)

Positivo-positivo con desbordamiento

+ 00000001 (+ 1) = 10000000 (- 128) O:1

El resultado es incorrecto, porque se ha producido despordamiento.

(ERROR)

Positivo-negativo (resultado positivo)

00000100 (+ 4) + 11111110 (- 2)

=(1)00000010 (+2) O:0 C:1 (se desprecia)

(CORRECTO)

Positivo-negativo (resultado negativo)

00000010 (+ 2) + 11111100 (- 4) = 11111110 (- 2) O:0 C:0

(CORRECTO)

Negativo-negativo

1111110 (-2) + 1111110 (-4) = (1)11111010 (-6) O:0 C:1 (sc desprecia)

(CORRECTO)

Negativo-negativo con desbordamiento

10000001 (- 127) - 11000010 (- 62) - (1)01000011 (67) O:1 C:1

(ERROR)

En este caso se ha producido desbordamiento por adición de dos números negativos muy grandes. El resultado es – 189 y, por su magnitud, no cabe en ocho bits.

Ejercicio 1.12: Resuéteanse las adiciones propuestas a continuación, indicando en cada caso el resultado, el acarreo C, el deshordamiento O y si el primero es o no correcto.



Ejercicio 1.13: ¿Podría proponer un ejemplo de adición de un mimero positivo a otro negatiro que causase un desbordamiento? ¿Por que?

Representación en formato fijo

Ya sabemos representar enteros con signo, pero todavia no hemos resulto el problema de la magnitud. Para representar enteros grandes necesitamos varios bytes; pero para hacer operaciones artiméticas con eficacia ha y que emplear un númro de bytes fijo, no variable; por tanto, la determinación del número de bytes supone la del mayor número representante.

Ejercicio 1.14: ¿Cuáles son los números máximo y mínimo representubles con dos bytes en complemento a dos? El problema de la magnitud

amiento por adición resultado es - 189

opuestas a continuado, el acarreo C, el no correcto.

CTO

CTO C:

do de adición de un ase un deshordamien-

no, pero todavia no ud. Para representar s; pero para hacer le emplear un númela determinación del dimero representable.

ximo y minimo repreo a dos? Al sumar números nos hemos limitado a trabajar con ocho proprese el microprocesador que vamos a utilizar opera internamente con grupos de ocho bits. Pero esto limita el campo de actuación a las cantidades comprendidas entre — 128 y + 127, sin duda insuficientes para muchas aplicaciones.

Para aumentar el número de cifras representables, se recurre a la precisión múltiple, que consiste en el empleo de formatos de dos, tres o n bytes. Veamos algunos ejemplos de un formato de doble precisión de 16 bits:

0000000 00000000 cs "0" cs "1"

...
0111111 11111111 cs "32767"
11111111 11111111 cs "-1"
11111111 1111111 cs "-1"

Ejercicio 1.15: ¿Cuál es el mayor entero negativo representable con un formato de triple precisión en complemento a dos?

Pero el método tiene sus inconvenientes. Al sumar dos números, por ejemplo, habitualment hay que hacerío de coho en ocho bits —la forma de operar se describirá en el capítulo 13. Técnicas elementales de programación—, lo que reduce la velocidad del proceso. Además, esta forma de representación adjudicia 16 bits se todos los números, incluso a los que cubriam en ocho; en consecuencia, es normal utilizar 16 bits se incluso 32, pero raramente más.

Hay, además, otro punto importante que merce reflexión: sea cual sea el número n de bis elegido para la representación en complemento a dos, es fijo. Si el resultado, o un cálculo intermedio, genera un número cuya representación exige más de n bis. los que excedan se perderán; por lo general, el programa conservará los n de la izquierda (los más significativos) y rechazará los de orden inferior. Esta operación se flama truncar el resultado.

Consideremos el siguiente ejemplo con representación de seis cifras en el sistema decimal:

> 123456 × 1.2 246912 123456 = 148147.2

El resultado necesita de siete cifras, y en el formato en que se trabaja el "2" situado tras el punto decimal se perderia, de manera que el resultado quedaría en 148 147. Por lo general en la medida en que no se pierde la posición de la coma derana, este método se utiliza para ampliar la cantidad de operaciones realizables a costa de la preceisión.

En el sistema binario el problema es el mismo. Los detalles de la multiplicación binaria se expondrán en el capitulo 4.

La representación en formato fijo, aun con el riesgo de pérdida de precisión que ocasiona, puede bastar para realizar operaciones matemáticas normales.

Por desgracia, la contablidad no tolera ninguna inexactitud. Cuando se marca el total en una caja registradora, lo que debe aparecer es el precio exacto, no un valor aproximado: por tatto, cuando la precisión es incuestionable, hay que recuri otro tipo de representación, que, por lo general, es la llamada BCD, decimal codificado en binario.

Representación BCD

Esta técnica consiste en codificar cada una de las cifras decimales y utilizar todes los bits que sean encesarios para representar con exactitud el número completo. Para codificar las diez cifras comprendidas entre 0 y 9 hacen faita cuatro bits. Tres dan lugar a sólo cohe combinaciones, insuficientes para codificar las derirentes con cuatro difficar las diez cifras decimales. Lo malo es que sobran seis posibles códigos (veane figura 1.4), que poueden causar problemas al sumar y resta destinates.

Côdigo	Simbolo	Código	Símbolo
0000	0	1000	8
0001	1	1001	9
0010	2	1010	no utilizado
0031	3	1011	no utilizado
0100	4	1100	no utilizado
0101	5	1101	no utilizado
0110	6	1110	no atilizado
0111	7	1111	no utilizado

Figura 1.4 Tabla BCD.

> Como sólo hacen falta cuatro bits para codificar una cifra en BCD, pueden representarse dos cifras en cada byte, formuto que se llama BCD condensado.

en el formato en que ecimal se perderia, de 47. Por lo general, en de la coma decimal, ntidad de operaciones

el mismo. Los detalles n en el capitulo 4. sun con el riesgo de e bastar para realizar

a ninguna inexactitud. istradora, lo que debe ilor aproximado; por ile, hay que recurrir a general, es la llamada

ida una de las cifras sean necesarios para mpleto. Para codificar nacen falta cuatro bits. nes, insuficientes para acerse dieciséis combidiez cifras decimales, igos (véase figura 1.4), y restar.

10	Simbolo
}	8
	9
)	no utilizado
	no utilizado
)	no utilizado
	no utilizado
)	no utilizado
	no utilizado

ara codificar una cifra en cada byte, formato Así, "000000000" es "00" en BCD y "10011001" es "99". Un código BCD se lee como sígue:



Ejercicio 1.16: ¿Cómo se representa "29" en BCD? ¿Cómo "91"?

Ejercicio 1.17: ¿Es "10100000" una representación correcta en BCD? ¿Por qué?

Para representar todas las cifras, se utilizan tantos bytes como sean necessarios. Por lo general, al principio de la representación se reservan uno o más aibilies para indicar el número total de aibilies, y, por tanto, de cifras BCD. También suele reservarse un abilité o un byte para indicar la posición de la coma decimal, aunque las convenciones adoptadas son variables.

He aqui un ejemplo de representación multibyte BCD de un entero:




El número representado es + 221 (en cuanto al signo, 0000 puede representar +, por ciemplo, y 0001, -).

Ejercicio 1.18: Utilizando la misma convención en cuanto al signo, representese el atimero "- 23 123" en formato BCD, como en el ejemplo, y en notación bituaria.

Ejercicio 1.19: Represéntese en BCD "222", "111" y el resultado de la operación 222 × 111. (Ejecútese la operación a mano.)

El sistema BCD se adapta muy fácilmente a la representación de números decimales.

Asi. + 2.21 podria representarse como sigue:



La ventaja del sistema BCD es que arroja resultados rigurosamente exactos, aunque a costa de ocupar mucha memoria y reducir la velocidad de ejecución de las operaciones aritméticas. Este inconveniente sólo se acepta en el campo de la contabledad, y habitualmente el sistema no se emplea en otros tabli-

Ejercicio 1.20: ¿Cuántos bits hacen falta para codificar "9999" en BCD? ¿Y en complemento a dos?

Representación en punto tante típica.

Ya hemos reuelto los problemas asociados a la representación de enteros, de enteros con signo y hasta de grandeenteros. También hemos visto un procedimiento para representar decimales en BCD. Veamos a continuación el problema que supone la representación de números decimales en un formato de longitud fija.

Representación en punto flotante

La condición básica es que los decimales deben representarse en un formato fijo. Para no desperdiciar bits, la representación utilizada pasará por la normalización de todos los números.

Al sescribir "0,000123" se desperdician tres ceros » la izquirede del número, ceros que sólo sivren para indicar la posición del putato. El número podría normalizarse escribiendolo 123 x 10 3º-1123 se llama munisto normalizado, y ~ 3°, exponente. La normalización ha consistido en la eliminación de tudos los ceros situados a la izquierda y en el ediculo del exponente.

Veamos otro ejemplo: 22.1 se normaliza como .221 × 10², y. en general, cualquier número será igual a M × 10^E, siendo M la mantisa y E el exponente.

Como se comprueba inmediatamente, la mantisa de un número normalizado es menor que I y mayor o igual que 0.1. siempre que aquél no sea nulo. Es decir:

$$.1 \le M < 1$$
 o $10^{-1} \le M < 10^{0}$
De la misma manera, en representación binaria:

$$2^{-1} \leqslant M < 2^{0} \ (\acute{o} \ .5 \leqslant M < 1)$$



roja resultados riguropar mucha memoria y operaciones aritméticas. campo de la contabiliemplea en otros casos.

Figura 1.5

tante lioica

Representación en punto flo

para codificar "9999" en

ciados e la representao y hasta de grandes limiento para represenuación el problema que crimales en un formato

pales deben representarciar bits. la representan de todos los números. t tres ceros a la izquiertara indicar la posición arse escribiéndolo .123 zada. y — 3°, expenena eliminación de todos le álculo del exponente. Liza como .221 × 10², y, a M × 10⁵, siendo M la

nte, la mantisa de un mayor o igual que 0.1, cir:

M < 10°

ción binaria:

M < 1

siendo M el valor absoluto de la mantisa con independencia del signo).

Por ejemplo:

111.01 se normaliza como .11101 x 23

siendo la mantisa 11101 y 3 el exponente.

Ahora que ya hemos expuesto el fundamento de la representación, pasemios a examinar el formato real, que aparece en la figura 1.5.

	24	23	1	6 15				8 7	,	
S I	9,83	S	М	A	h	т	1	S	A	

En la representación utilizada en este ejemplo se emplean un lotal de cuatro bytes con 32 bits. El primer byte por la izquierda contiene el exponente, que, al igual que la mantisu, se representa en complemento a dos: esto significa que el mástica y exponente posible es – 128. En la figura 1.5. "S" denota el bit de signo.

Para representar la mantisa se utilizan tres bytes; dado que el primer bit en complemento a dos corresponde al signo, el formato deja 23 bits para albergar la magnitud de la mantisa.

Ejercicio 1.21: ¿Cuántas cifras decimales pueden representarse con una mamisa de 23 hits?

Esto no es más que un ejemplo de representación en punto flotante. En la práctica pueden usarse sólo tres bytes o má cuatro. La de cuatro bytes propuesta es una bastante usual, que constituye un compromiso razonable entre exactitud. magnet representable, aprovechamiento de la memoria y eficacia operativa.

Ya hemos explorado los problemas asociados a la representación de números enteros y decimales, con y sin signo. Podemos, pues, pasar a ocuparnos de la representación interna de datos alfanuméricos.

Representación de datos alfanuméricos

La representación de datos affanuméricos, es decir, de caracteres, es sencilisima: los caracteres se traducen a un edigo de ocho bits. En informática no hay más que dos códigos de uso general, el ASCII y el EBCDIC. ASCII son las siglas en inglés de Código Normalizado Americano para el Intercambio de Información, y es de uso universal en microprocesadores. El código EBCDIC es una variante del ASCII utilizada por IBM que, por tanto, sólo la utilizan los microordenadores en las conexiones con terminales IBM.

Examinemos brevemente el código ASCII. Se trata de codificar 76 letras del alfabeto en minisculas y mujosculas. 10 simbolos numéricos y alrededor de 20 simbolos especiales (a efectos de codificación. la 18 se considera un signo especial, no usado en inglés). Todo ello puede hacerse fácilmente con 7 bits, que proporcionan 128 combinaciones diferentes tévase figura 1,6). Sin embargo, antes hemos hablado de 8 bits. ¿Para que sirve el octavo? Este octavo bits es el bit de partiad, y sirve para garantizar la conservación del contenido de un byte. Funciona de la siguiente manera: se cuenta el total de unos de los siete primeros bits y, si es impar, el octavo se iguala a 1, para que pare a ser par. Es to que se flama partiada par trambien puede trabulgare con partiada finpar, que consiste en caledar el octavo mont.

Ejemplo: Calciúese el bit de paridad de "0010011" en paripar. El número de unos es tres, de manera que el bit de paridad ha de ser 1 para que pase a ser cuatro; por tanto, par: 10010011; el primer 1 es el bit de paridad, y 0010011 es el carácter.

La tabla de códigos ASCII de 7 bits aparece en la figura 1.6. En la práctica se utiliza "tal cual", es decir, sin paridad, añadiendo un 0 en la posición izquierda, o con paridad, añadiendo en esa misma posición el bit adecuado.

HEX	CMS	0	1	5	3	4	5	6	7
CmS	BITS	000	001	010	011	100	101	110	111
- 0	0000	NUL	DLE	ESPACIO	0	@	P	-	р
1	0001	SOH	DC1	1	1	A	a	a	q
	0010	STX	DC2		E	В	R	b	- 1
	0011	ETX	DC3		3	C	S	C	8
4	0100	EOT	DC4	\$	4		T	d	1
5	0101	ENQ	NAK	95	5	E	U	œ	U
6	0110	ACK	SYN	8.	6	F	v	- 1	V
7	0111	BEL	ETB		7	G	W	9	w
	1000	88	CAN	(6	H	X	h	X
9	1001	HT	EM	3	9	- 1	Y	i	у
A	1010	LF.	SUB	-		J	Z	j	
8	1011	VT	ESC	+		K	[k	- {
C	1100	FF	FS		<	L	3	1	
D	1101	CR	GS		=	M	1	m	- }
Ε	1110	SO	RS		>	N	Á	п	~
F	1111	SI	US	1	7	0	4	0	DEL

Figure 1.6 Tabla de conversión ASCII (véanse las abreviaturas en el apéndico B).

microprocesadores, Et CII utilizada por IBM croordenadores en las

SCII. Se trata de codifitias y mayúsculas. 10 30 símbolos especiales ra un signo especial, no e fácilmente con 7 bits. diferentes (véase figura) de 8 bits. ¿Para quê de purilda!, y sirve para o de un byte. Funciona al de unos de los siete le iguala a 1. para que ad par (también puede te me calcular el octavo

de "0010011" en parie manera que el bit de cuatro; por tanto, par: ridad, y 0010011 es el

aparece en la figura 1.6. es decir. sin paridad. a, o con paridad, añadecuado.

4	5	6	7
100	101	110	111
@	Р	-	p
A	Q	a	q
A B	R	ь	r
C	S	C	8
D	T	d	
D E F	U	9	ш
F	V	9	v
G	R S T U V W X Y Z I	G	w x y z
Н	X	h	X.
1	Y	1	У
J	Z	i	z
К	1	j	- {
L	1	1	
N N N	- 1	m	- }
N	Á	0	~
0	-	0	DEL

Ejercicio 1.22: Calcidese la representación en 8 bits de las cifras
"6" a "9" con paridad par (el código resultante se utiliza en
los ejemplos de aplicaciones del capitulo 8).

Ejercicio 1.23: Idem de las letras "A" a "F".

Ejercicio 1.24: Indiquense los contenidos binarios de los cuatro caracteres propuestos a continuación, utilizando para ello el código ASCII sin paridad (el bit de la izquierda es, por tanto, "O"):



En situaciones especiales las telecomunicaciones, por ejemplo— se emplean códigos especiales de corrección y de otras clases, pero están fuera del alcance de este libro.

Una vez estudiadas las formas de representación más usuales en el interior del ordenador para el programa y para los datos, pasaremos a examinar las posibles representaciones ex-

REPRESENTACION EXTERNA DE LA INFORMACION

La representación externa es la forma en que la información se ofrece al usuarin, que, por lo general, es el programador. Puede ser binaria, octal o hexadecimal y simbólica.

1. Binaria

Como hemos visto, la información se almacema internamente en bytes, que son secuencias de cucho his terrers o utons. A veces es descable presentar esta información interna directamente en su formato binario, es lo que se linna expresentación son. LED, del techado de algunos incroordenadores. Si el microprocesador es de cucho bise, en el teclado habria probablemente LED para exteriorizar el contenido de cualquiera de los registros (un registro, que se desembirá en el enplado 2. contiene cocho bis de información: un piloto iluminado denota un 1. y orto appagolo, un 0. La representación binaria es dili para ven operaciones de entrada y salida, poro constituye una forma de comunicación obviamente poco práctica. Por eso se prefiera de comunicación obviamente poco práctica. Por eso se prefiera casi siempre la representación simbólica (en efecto, es mucho más fácil entender y recordar "9" que "1001"). Se han ideado formas de comunicación más cómodas que mejoran la relación hombre-máquina.

2. Octal y hexadecimal

En los sistemas octal y hexadecimal se codifican tres y el primero de ellos, cualquier combinación de tres bits binarios, respectivamente, en un único simbolo. En el primero de ellos, cualquier combinación de tres bits binarios se representa mediante un número comprendido entre 0 y 7: la figura 1.7 recoce la tabla de símbolos de este sistema.

Binario	Octa
000	0
001	1
010	2
011	3
100	4
101	5
110	6
111	7

Figure 1.7 Simbolos actales.

Así, el número binario "00 100 100" se representa en octal como "044".

Otro caso: 11 111 111 es "377" en octal.

E inversamente, el número octal "211" equivale a

010 001 001

es decir, "10001001" en binario.

El sistema octal se utilizaba tradicionalmente en los ordenadores antiguos, que trabajaban con un número de bits comprendido habitualmente entre 8 y 64. Actualmente, cuando el dominio de los microprocesadores de 8 bits ha convertido a este forme en la norma, resulta más práctico recurrir a la representación heradorimal.

En el sistema hexadecimal, cada grupo de cuatro bits codifica como una cifra hexadecimal. Estas se representan mediante los simbolos 0 a 9 más las letras A, B, C, D, E y F, Asi, "0000" es "0", "0001" es "1" y "1111" es "F" (véase la figura 1.8). Figura 1.8 Códigos hexadecimales. a (en efecto, es mucho "1001"). Se han ideado que mejoran la relación

nal se codifican tres y n un único símbolo. En ión de tres bits binarios de este sistema.

)" se representa en octal

n octal.

211" equivale a

ente, cuando el dominio convertido a este formato urrir a la representación

almente en los ordenado-

mero de bits comprendi-

grupo de cuatro bits se l. Estas se representan etras A. B. C. D. E y F. es "F" (véase la figura 1.8).

Decimal Binaria Octal 0001 I 0011 ì 0100 0101 6 0110 D111 а 1000 10 1010 A 1011 В 13 1100 16 1101 15 14 1110 16 15

Floura 1.8

Ejemplo: el número binario 1010 0001 equivale al hexadecimal A

Ejercicio 1.25: ¿Cuál es la representación hexadecimal de

Ejercicio 1.26: ¿Cuál es el equivalente binario del hexadecimal "FA"?

Ejercicio 1.27: ¿Cuál es la representación octal de "01000001"?

El sistema hexadecimal tiene la ventaja de que codifica ocho bits en sólo dos cifras, lo que es más fácil de visualizar y memorizar y más rápido de teclear en el ordenador que el equivalente binario. Por ello, en la mayor parte de los nuevos microordenadores se prefieren representar los grupos de bits en el sistema hexadecimal

Naturalmente, cuando la información presente en la memoria tenga significado —un texto o una serie de números— el siema hexadecimal no constituirá un método de representación adecuado para el hombre.

Representación simbólica

Se llama así a la representación externa de la información en su forma símbólica real. Los números decimales, por ejemplo, es representan como tales, y no como secuencias de símbolos hexadecimales o de bits: de la misma manera, el texto escrio adopta la forma de ona sucesión de letras, Para el usuario, esta forma de representación es obviamente la mas práetica, y el utiliza sempre que se cuonte con tu dispositivo de cualidado desparda, tales despositivos siguen resultando excesiónamente costosos para los microordenadores más elementales, que, por tantos, es comunican con el susario en el sistema hexadecimal.

RESUMEN DE REPRESENTACIONES EXTERNAS

La representación simbólica es la más desenble, ya que es la más natural para el hombre. Sin embargo, exige un interfacostoso en forma de teclado alfanumérico e impresora o moni-tor TV. lo que la hace incompatible con los sistemas más baratos. En esas situaciones, la alternativa más frecuente es el sistema hexadecimuel. La representación bianta se emplea únicamente en la puesta a punto muy detallada de los soportes lógico o físico: en esta forma de erpresentación bianta directamente el contenido de los registros internos de la memoria. La utilidad de la visualización biantará directa en el pande de mando del ordenador ha sido siempre motivo de acultoradas discussiones, en las que no entraremos aquí-

Estudiadas las diversas técnicas de representación interna y externa de la información, estamos en condiciones de pasar a examinar el microprocesador que se encargará de manipularla.

EJERCICIOS ADICIONALES

Ejercicio 1.28: ¿Qué centajas tiene la representación en complemento a dos sobre otras en el manejo de números con signo?

Ejercicio 1.29: ¿Cómo se representaria "1024" en las notaciones binaria directa, hinaria con signo y complemento a dos? presente en la memoserie de números— el método de representa-

na de la información en cimales, por ejemplo, se secuencias de símbolos manera, el texto escrito as. Para el usuario, esta · la más práctica, y se costitivo de visualización n o una impresora. Por sultando excesivamente is elementales, que, por el sistema hexadecimal.

ES EXTERNAS

is descuble, ya que es la zargo, exige un interfaz co e impresora o monicon los sistemas más tiva más frecuente es el binaria se emplea únicatallada de los soportes resentación se visualiza os internos de la memoaria directa en el panel re motivo de acaloradas, aqui.)

representación interna y condiciones de pasar a scargará de manipularla.

epresentación en compleja de números con signo?

"1024" en las notaciones complemento a dos?

- Ejercicio 1.30: ¿A qué se llama bit O? ¿Debe el programador comprobarlo tras una adición o una sustracción?
- Ejercicio 131: Calcúlense los complementos a dos de "+ 16", "- 17", "+ 18", "- 16", "- 17" y "- 18".
- Ejercicio 132: Indiquese la representación hexadecimal del texto "MENSAJE". almacenado internamente en formato ASCII sin paridad.



Org

Introducción

Organización del hardware del Z80

Introducción

Para hacer programas sencillos no es necesario conocer en detalle la estructura interna del processador que se está sitiliza-do, pero si es imprescindible tal conocimiento si se pretenden cerara programas más ambiciosos. La finalidad de este capitulo es presentar los aspectos básicos de la constitución física del sistema Z80 indispensables para entender si funcionamiento. Un microordenador completo consta de varios dispositivos, además del microprocesador lel Z80 en este escalo; nos fimitaremos en esta parte del libro a examinar el Z80 propiamente dicho, y digaremos el resto de los dispositivos (en su mayor parte componentes de entrada y salida) para más adelante cantido. 3

Repasaremos, primero, la arquitectura básica del microordenador; a continuación examinermos con más detulle la organización interna del Z80 y, en particular, sus diversos registros. A e el ols seguirá el estudio de la ejecución de programas y del mecanismo de secuenciación. Pero este capítulo dará una visión un tanto simplificada del hardware; el lector verdaderamente interesado en ello deberá consultar el libro Microprocessors, del mismo autor. El Z80 se diseñó para sustituir al Intel 8080 y ampliar, de paso, sus posibilidades: a lo largo del texto nos referiremos en varias ocasiones al 8080 de Intel.

Arquitectura del sistema

La arquitectura del microordemador se ilustra en la figura 2.1. El microprocesador (pl.P.) el Z80 en este caso, está situado en la parte izquierda del esquema, y desempeña las funciones de una midula de entra de proceso (POL), contenida integramente en un solo microcircutio monolítico de sibecoconsta de una midula artimeiro: y fajete (ALD), con sus propise consta de una midula artimeiro: y fajete (ALD), con sus propise sestemensición de las operaciones que ha de realizar el sistema. Veremos sus funcionamiento dentro de este mismo capítulo.




Figura 2.1 Sistema Z80 normal.

El µP dispone de tres buses o canales conductores de información: un bus de dutor bidireccional de 8 bits, representado en la parte superior de la ilustración: un bus de direcciona unifereccional de 16 bits, y un hus de control, esquemational junto con el anterior en la parte inferior de la figura. Veamos abora la función que cumple cada uno de ellos.

El bus de dutos transporta datos de unos elementos del sistema a otros, tipicamente de la memoria al µP y viceversa, o del µP a circuitos de entrada y salida (estos circuitos de entrada y salida son los componentes encargados de poner el sistema en comunicación con dispositivos externos.

El bas de direcciones lleva las direcciones generadas por el μ P, que seleccionan entre los registros internos dentro de los microcircultos conectados al sistema. Dicha dirección específica la fuente o el destino del dato que debe circular a lo largo del bas de datos.

itel 8080 y ampliar, de

or se ilustra en la fi-Z80 en este caso, está sema, y desempeña las serso (CPU), contenida monolítico de silício: (ALU), con sus propios of (UC), encargada de la de realizar el sistema, este mismo capítulo.



ranales conductores de bal de 8 bits, representan; un bus de direcciones control, esquematizado or de la figura. Veamos il de ellos.

de unos elementos del oria al μP y viceversa, o os circuitos de entrada y de poner el sistema en

ciones generadas por el internos dentro de los icha dirección especifica debe circular a lo largo El bus de control conduce las diversas señales de sincronización que gobiernan el funcionamiento del sistema.

Una vez descrito el papel que desempeñan los huses, pasaremos a conectar al sistema los demás componentes necesarios para su funcionamiento.

El µP necessia una referencia de tiempo exacta, que proporcionan un reloj y un cristal. En los microprocesadores más "antiguos", el reloj-oscilador es externo y, por lo general, adopta la forma de otro circutio integrado. En los modelos más recientes, el mencionado reloj suele ir incorporado en el propio p.P. Sin embago, el cristal de cuarzo, debido a su tamaño, es siempre exterior al sistema. En la figura 2.1, reloj y cristal se han esquematizado a la izquierda del recuadro correspondiente al p.P.

Veamos ahora el resto de los elementos del sistema. Avanzando de izquierda a derecha en la figura encontramos: la memoria silio de l'estrua o memoria fijo (reol-ordy memory, ROM), que contiene el programa del sistema. La ventaja de la ROM es que su contenido es permanente; no desaprece m siguiera cuando se desconecta el ordenador. Por ello se utiliza siempre para almaccara un programa de control (cuyo fiuncionamiento explicaremos más adelante) encargado de garantizar la puesta en marcha del sistema. En aplicaciones de control de processo, casi todos los programas debea almacenarse en ROM, porque normalmente no sufrirán modificaciones y porque, además, deben protecerse frente a cortes de corinete accidentales.

Por el contrario, los aficionados y los profesionales dedicados a la creación, desarrollo y comprobación de programa almacenan estos en memoria RAM, para poder medificarlos con facilidad. Más adelante, coso programas pueden transferies a una memoria ROM o dejarse en RAM, aunque el contenido de está memoria se volatiliza cuando se interrumpe la corriente.

La memoria RAM (random-access memory, memoria de acceso aleatario) e la memoria de fectura y escritura del sistema. En un sistema de control. la capacidad de RAM suele ser reducida, ya que habitualmente se utiliza sólo para ilmacorari datos, por el contrario, los sistemas destinados al desarrollo de proprio de la companio de la companio de la companio de proprio estado de la memoria RAM debe curgarse de un dispositivo externo antes de usarse.

Por último, el ordenador necesita uno o más circultos integrados de conexión para comunicarse con el hundo exterior. El circuito de conexión más usado es el llamado P10 (parallel inputicatura, entrada y salida en paralelo, que se muestra en la figura. Este P10, como todos los demás circuitos del sisteme, está conectado a los tres buses y proporciona, al mendos puertos de II bits para facilitar la comunicación con el mundo exterior. Para más detalles sobre el funcionamiento real del PIO, consulte el libro Microprocessors; si le interesa su aplicación específica al sistema 280, más adelante, en el capítulo 7 de este libro (Dispositivos de entrada y salida), se trata.

7 de este libro (Dispositivos de entrada y salida), se trata.
Todos los microcircuitos están conectados a los tres buses.

incluido en todos los casos el de control.

Pero no todos los módulos funcionales que acabamos de describir tienen que estar integrados en una misma pastilla LSI (lurge scale integration, de integración a gran escula). Lo normal es, por el contrario, combinar varios circuitos, como un PIO, y varias ROM o RAM.

Acabamos de describir los componentes esenciales, pero parque el sistema funcione hacen [alta aligunos más: asl. los buses deben estar, por lo general, protegidos por amplificadoresseparadores; los microsircuitos RAM necestian un circuito lúgico de decudificación; por último, algunas señales deben ser, aumismo, intensificadas por separadores. Aqui no describiremos estos circuitos auxiliares, puesto que no influyen en la programación. El lector interesado en las técnicas de montaje y creación de conexiones deberá consultar el volumen, Microprocessor Interfocia Techniques.

Figura 2.2 Estructure habitual de un croprocesador.

El interior del microprocesador

La inmensa mayoría de los circuios integrados microprocesadores que actualmente existen en el mercado tienen la misma arquitectura que describiremos aquí y que muestra la figura 2.2. Empezaremos a examinar con detalle los módulos que componen el microprocesador a partir del extremo derecho de la

La casilla de control situada en la parte derecha representa la unidad de control, encargada de sincronizar la actividad de todo el sistema. Su comportamiento se irá aclarando a lo largo

de lo que queda de capítulo.

La ALU realiza operaciones aritméticas y lógicas. Una de las entradas de la ALU, la situada e la izquierda en este caso, está equipada con un registro especial liamado acumulador (pueda haber varios acumuladores). Dentro de la misma instrucción, el acumulador puede referenciarse como entrada y como salida filmente y destino.

La ALU se encarga también de las operaciones de desplazamiento y rotación de bits.

Se llama desplazamiento a la traslación del contenido de un byte una o más posiciones hacia la izquierda o hacia la derecha Figure 2.3 Desplazamiento y retac comunicación con el el funcionamiento real ors: si le interesa su adelante, en el capituda y salida), se trata. ados a los tres buses.

les que acabamos de na misma pastilla LSI an escala). Lo normal itos, como un PIO, y

es esenciales, pero paalgunos más: así, los os por amplificadoressistan un circuito lógim señales deben ser. Aqui no describiremos afluyen en la prograas de montaje y creaumen. Microprocessor

tegrados microprocecado tienen la misma muestra la figura 2.2. módulos que compotremo derecho de la

rte derecha representa onizar la actividad de i aclarando a lo largo

s y lógicas. Una de las erda en este caso, está lo acumulador (puede misma instrucción, el ntrada y como salida

eraciones de desplaza-

n del contenido de un

SUS INTERNO DE DATOS

SUS INTERNO DE DATOS

SUS INTERNO DE SATOS

Figura 2.2 Estructura habitual de un mi croprocesador.

(véase la figura 2.3). Cada uno de los bits avanza una posición hacia la izquierda. Los detalles de estas dos instrucciones se estudiarán en el próximo capítulo.




Figura 2.3 Desplazamiento v rotación

Nota: Algunas instrucciones de desplazamiento y rotación no incluyen acameo.

El desplazador puede estar situado en la salida de la ALU, como en la figura 2,2, o en la entrada del acumulador.

A la izquierda de la ALU están las banderas o registro de estado. Su función es "llevar la cuenta" de las situaciones excepcionales que se dan en el interior del microprocesador. El contenido uel registro de estado puede verificarse mediante instrucciones especiales o leerse en el bus interno de datos. Las instrucciones condicionales provocan la ejecución de un nuevo programa en función del valor de uno de esos bits

La función de los bits de estado en el Z80 m estudiará más adelante en este mismo capitulo.

ACTIVACION DE LAS BANDERAS

La mayor parte de las instrucciones ejecutadas por el procsador modificará alguna de las banderas o todas ellas. Es importante consultar siempre la tabla del fabricante, que indica que bits serán modificados por las instrucciones, ya que ésa es la uínca forma de comprender cómo se va desarrollando el programa. La figura 4.17 recoge una tabla como la mencionada para el 280.

LOS REGISTROS

Volvamos a la figura 2.2. A la izquierda del esquema se observan los registros del microprocesador, dividios conceptualmente en dos categorias: registros de tipo general y registros de direcciones.

REGISTROS DE TIPO GENERAL

Los registros de tipo general deben organizarse en orden para que la ALU manipule los datos a velocidad elevada. Debido a las limitaciones del nómero de bis que resulta razonable propocionar dentro de una instrucción, cua si siempe hay menos de ocho registros (directamente direccional·bes). Cada uno de ellos es un conjunto de coho elementos hiesables conetados al hus bidireccional interno de datos. Los ocho bits pueden entregarse simultáneamente al menicionado hus o recibirse desde el mismo. Los registros biestables en MOS (tipo de dispositivo, metal-divido-semiconduleror) constituyen la forma de memoria más rápida existente, y el acceso a su contenido se lleva a cabo en aleunas decenas de nanoseguados.

Los registros litternos están habitualmente etiquetados de 0 a n. y su función no está definida de antemano (por eso se dice que son de tipo general). Pueden contener cualquier dato utilizado por el programa.

arse mediante instrucno de datos. Las insecución de un nuevo de esos bits.

Z80 se estudiará más

ecutadas por el proceras o todas ellas. Es fabricante, que indica eciones, ya que ésa esva desarrollando el a como la mencionada

nierda del esquema se or, dividios conceptualgeneral y registros de

organizarse en orden a velocidad elevada. bits que resulta razoción. casi siempre hay direccionables. Cada entos hiestables conecos. Los ocho bits pueionado has o recibirse in MOS (tipo de dispouyen la forma de mesu contenido se lleva a fos.

ente etiquetados de 0 a mano (por eso se dice er cualquier dato utiliEstos registros de tipo general suelen utilizarse para almacenar datos de ocho bits. En algunos microprocesadores pueden mampularse das de esos registros simultáneamente, que se llaman "registros apareados" y que permiten el almacenamiento de magnitudes — datos o direcciones— de 16 bits.

REGISTROS DE DIRECCIONES

Son registros de 16 bits destinados específicamente al almacenamiento de direcciones, que con frecuencia se conocen lambién como contadores de datos o apantadores. Su característica principal es que están conectados al bas de direcciones per los registros de direcciones crean el bas de direcciones feste anarcee na la parte inferior izuairela de la figura 2.41.

Estos registros de 16 bits sólo pueden cargarse por medio del has de datos, lo que obliga realizar dos transferencias de 8 bits. Para diferenciar las mitades inferior y superior de cada registro, suele llamarse a la primera L inferior. Invere que comprende los bits 0 a 7h, y H (superior, higher, que comprende los bits 0 a 7h, y H (superior, higher, que comprende parte de los mitades en encesario distinguir entre las dos mitados. En la mayor parte de los mitorprocessadores hay, al menos. dos registros de direcciones (véase la figura 2.4; "MUX" es abreviatura de multi-plexor).




Figure 2.4
Les registres de direcciones de 16 bits crean el *bus* de direcciones.

Contador del programa (PC)

Es un elemento imprescindible en cualquier procesador. Contiene la dirección de la instrucción que ha de ejecutarse a continuación. El mecanismo de ejecución del programa y la secuenciación automática que se lleva a cabo con ayuda del contador del programa se describrian en la siguiente sección. Por el momento, diremos que la ejecución de un programa es normalmente secuencial: para acceder a la instrucción siguiente es preciso extraerla primero de la memoria interna del microprocesador. Para ello, se entrega el contenido del PC al bas de direcciones, que lo transmite a la memoria: esta lee el contenido especificado por la dirección y devuelve la palabra corresponciente, que es la instrucción, a la µP. En unos pocos microciones que es la instrucción, a la µP. En unos pocos microlema. PC. Esto no significa que el sistema no tenga ese elemento, sino que, por razones de eficacia, actúa directamente en el circulos interaçado de memoria.

Puntero de la pila SP

La piú se describirá en la próxima sección. En los microproceadores de lipo general más potentes, la pila suele realizarse en la memoria mediante el soporte logico. Para identificar el elemento superior de la pila dentro de aquella se reserva un registro de 16 bits llamado pantero de la pila o SP (stack pointer). El SP contiene la dirección del elemento superior de la pila dentro de la memoria. Como se verá, la pila es indispensable para programar interrupciones y aceder e las subrutinas.

Registro de índice (IX)

La adjudicación de indices es una operación de direccionamiento que no está presente in todos los microprocesadores. En el capítulo 5 se describirán las diversas técnicas de direccionamiento. El empleo de indices permite acceder con una sola instrucción a bloques completos de datos contenidos en la memoria. El registro de indire suele contener un valor de desplazomiento que se suma automáticamente a una base lo viceversa, una base que se añade a un desplazamiento; de esta forma, el indice da acceso a cualquiera de las palabras de un bloque de dato.

LA PILA

Una pilu es la que formalmente se llama una estructura LIFO (laricia finaveau) último en entrar, primero en salífi, Esta formadia por un conjunto de registros, o posiciones de memoria, adestricos a debina estructura de datos. Su característica esencial es que se trata de una estructura comológica: el primero de los elementos introducidos en la pila ocupa sempre el fondo de la misma, mientras que la introducción más reciente está siempre en su matre susperior. Su corradirazión es comonamble la la del

cabo con ayuda del la siguiente sección, on de un programa es a instrucción siguiente ría interna del micronido del PC al bas de a; ésta lee el contenido la palabra corresponfa unos pocos microricuitos integrados, no no tenga ese elemento, a directamente en el

ción. En los microprola pila suele realizarse co. Para identificar e aquella se reserva un la pila o SP (stack lemento superior de la la pila es indispensable r m las subrutinas.

eración de direccionamicroprocesadores. En técnicas de direccionaacceder con una sola itos contenidos en la tener un valor de destener un valor de destener un base (o vicesplazamiento): de esta de las palabras de un

llama una estructura primero en salir). Está oosiciones de memoria. característica esencial gica; el primero de los siempre el fondo de la s reciente está siempre s comparable a la del portabandejas de la barra de una hamburguescría, las bandejas se apilan sobre una base que se hunde en el pozo de la barra conforme aumenta el peso: se colocan y se cogen por arriba, de manera que las últimas en llegar al montón son siempre las primeras en salár de de. Este ejemplo iltustra también otra peculiaridad de la pila, a saber: que sólo es accesible mediante dos instrucciones: émusir y estrater (PUSH y POS).

assi luciones invigingiar comiste en la carga de un clemento con la operación que apujar remiste en la carga de un clemento con la carga de la Zión en a talo de la gila. En currierários entirende la torna de un elemento de la pila. En un microprocesador es el ocumidado lo que se coloca en la prate superior de la pila, de manera que la extracción consiste en la transferencia a este del último elemento de aquella. Puede haber también otras instrucciones para llevar el elemento superior de la pila u octros registros particulares, como el de estados, por ejemplo; a este respecto, el Zión un más flexible que casi todos los demás microprocesaciones.

La pia es necesaria para aplicar tres recursos de programación: subutuinas, interrupciones y almacenamiento temporal de datos. El papel que desempeña la pila en la ejecución de subtrutinas se explesará en el capitulo 3 (Técnicas bistaies de programación). Su función en las interrupciones la veremos en el capítulo 6 (Técnicas de entrada y salida). Por tollitimo, el comportamiento de la pila como almacenamiento temporal de dutos mas de anticesciones sconcilicas.

Por el momento, nos contentarmeos con aceptar que la pila en componente imprescindible en cualquier sistema informático. Se crea de dos formas:

- La primera consiste en reservar un número fijo de registros dentro del propio microprocesador, es lo que se llama una pila en soporte físico. Tiene la ventaja de la velocidad y el inconveniente del número limitado de registros.
- 2. En casi todos los microprocesadores de tipo general la pila se realiza en el soporte lógico para no limitaria a un número muy reducido de registros. Es el procedimiento empledo en el 280. Dentro del microprocesadoro se reserva un registro, el 5P en este caso, para almacenar el puntero de la pila, es desir, la dirección de telemento superior to, a veces, la dirección de telemento superior de la memorina de esta forma basán los folis que ocupa el puntero para señalar cualquier posición de aquella.




Figura 2.5 Las dos instrucciones de manipulación de la pila.

CICLO DE EJECUCION DE LAS INSTRUCCIONES

Examinemos la figura 2.6. La unidad microprocesadora aparrece a la tiaquierda, y la memoria, a la derecha. Esta puede estar formada por microcircuitos ROM o RAM o de cualquier otra clase con capacidad de almacenamiento de datos e instrucciones. Veremos en este caso cómo se toma una instrucción de la memoria para listurar la función del contador del programa; supondremos que el contenido de éste es valido: abora tiene una dirección del 16 bits, que corresponde a la siguente instrucción, la que debe tomarse de la memoria. Todos los procesadores siguen un ciclo de tres partes:

- 1. Tomar la siguiente instrucción.
- Decodificar la instrucción.
 Ejecutar la instrucción.




Figura 2.6 Tomar una instrucción de la memora.

Tomar

En la primera parte del ciclo, el contenido del contador del programa se deja en el bias de direcciones, que lo conduce a la memoria. Simultáneamente, caso de que sea necesario, se emite una señal de lectura a lo largo del bias de control del sistema. Figura 2.7



STRUCCIONES


microprocesadora aparecha. Esta puede estar M o de cualquier otra de datos e instrucciouna instrucción de la ontador del programa; es válido: ahora tiene a la siguiente instruc-. Todos los procesado-



Figura 2.7 Secuenciación automática

enido del contador del s, que lo conduce a la sea necesario, se emite de control del sistema. La memoria recibe la dirección, que específica una de sus posiciones. Al recibir la señal de lectura, decodificia la dirección por medio de su propio decodificador y sefecciona la posición indicada en ella. Algunos cientos de nanosegundos más larde, la memoria deja el dato de echo bats correspondiente a la dirección pedida en de hau de datos. Esta palibra de cerlo his es la ción pedida en de de datos. Esta palibra de cerlo his esta entrega al bas de datos esquematizado en la parte superior del aP.

Resumamos brevemente la secuencia; el contenido del contador del programa passa al las de direcciones; se genera una
señal de lectura; la memoria renliza su ricía y, unos trescientos
manosegundos más tarde, la instrucción situada en la dirección
pedida passa al has de datos (suponiendo que la instrucción
ocupe un solo biye; El microprocesador le el has de datos y
deposita su contenido en un registro interno especial llamado
RR o registra de matracción, es un registro de chos bis que se
la instrucción y que se la cercardo. Los ceho bis de
la instrucción y que stafi fisicamente alojados en el registro enterno espocial. IR, del µP. Este registro, situado a la izquierda
en la figura 27, no es accesible al programado el registro interno fisica 27, no es accesible al programado el registro inter-



Decodificación y ejecución

Una vez alojada la instrucción en el IR, la unidad de control decodifica su contenido y genera la secuencia de señales internas y externas necesarias para ejecutar la instrucción especificada. Hay, pues, un breve retardo de decodificación al que sigue una

fase de ejecución, cuya duración depende de la naturaleza de la instrucción. Algunas se ejecucian integramente dentro del gP, mientras que otras teman datos de la memoria o los degina mella. Por esc. cada tipo de instrucción necesita un tiempo de ejecución diferente. Este tiempo se mide en ciclos de refeji en el ejapitudo 4 se detallan los ciclos empleados por cada una de las instrucciones). Los tiempos se expresan en ciclos, y no en nanosecumdos, porque la duración del ciclo es variable.

TOMAR LA SIGUIENTE INSTRUCCION

Ya hemos descrito cómo, con ayuda del contador del programa, se toma una instrucción de la memoria. Durante la escución de un programa, las instrucciones se toman de la memoria con secuencia, y para ello es preciso pereve un mecanismo automático, que adopta la forma de un sencillo sumador conectado al contador del programa figura 2.7. Es funcionamiento es el siguiente: cada vez que se coloca en el hus de direcciones el contenido del contador del programa (parte inferior de la litustración), dicho contenido se incrementa en una unidad y se vuelve a escribir en el contador. Si, por ejempo, el contador tiene el valor "0", este pasa al hus de direcciones, mentras aquel pasa a valer "1". De esta forma, cuando vuelva a funcionar traerá la instrucción de la dirección 1. Este ciclo constituye un mecanismo automático de secuenciarión de instruccionas.

La descripción del párrafo anterior es, en realidad, una simplificación de la realidad, porque algunas instrucciones pueden tener dos y hasta tres bytes de longitud, lo que obliga a tomardos de la memoriza uno tras otro: sia embargo, el mecunismo fundamental es identico: el condicto del programa se usa tanto para tomar bytes suescivos de una instrupción de la mantipa de la contrador por es contuedor y el sumador señala automáticamente posiciones suecesivas de la memoria:

Vamos ahora a ejecular una instrucción dentro del pP viesse la figura 281. Una instrucción típica seria, por jemplo, RÓ = RÓ + R1. que significa: "SUMAR el contendo de RÓ al de R1 y almacenar el resultado en RO: Para realizar la operación, se lec a la entrada iraperta de la partica del hasnicio, se lleva a la entrada iraperta de la partica. A continuación país al fuse el contenido de R1. que llega a la ALU por su acceso derecho (viesse la secuencia en las figuras 29 y 210). El acceso derecho (viesse la secuencia en las figuras 29 y 210). El Figura 2.8 Arquitectura de bus únic

Figura 2.9 Ejecución de una suma: I sa a ACU.

Figura 2.10 Suma: 8 segundo regió pasa a ALU.

Se ha traducido la expresión hafier por memoris o registro auxiliar, pudiendose encontrar en otros textos como registro tampón o registro intermedio.

de la naturaleza de la ramente dentro del le la memoria o los strucción necesita un se mide en ciclos de sempleados por cada expresan en ciclos, y del ciclo es variable.

ION

del contador del promemoria. Durante la ones se toman de la so prever un mecanisun sencillo sumador ura 2.7). Su funcionacoloca en el bus de programa (parte infese incrementa en una or. Si, por ciemplo, el Il hus de direcciones, rma, cuando vuelva a ión 1. Este ciclo consjación de instrucciones. es, en realidad, una nas instrucciones pueritud, lo que obliga a embargo, el mecanisdel programa se usa instrucción como para el dispositivo formado omáticamente posicio-

cción dentro del μP
ica sería, por ejemplo, el
contenido de R
il al
Para realizar la operaque, a través del hus
a ALU y se almacena
punto. A continuación
ga a la ALU por su
figuras 29 y 2.10). En

emoria o registro auxiliar, gistro tampón a registro




Figura 2.8 Arquitectura de bus único.




Figura 2.9 Ejecución de una suma. RO pase a ACU.




Figura 2.10 Sunta: El segundo registro R1 pasa a ALU.

este momento, la entrada derecha de la ALU viene determinada por RL. y la ziquireda, por el registro asuidira, que continen el valor anterior de RO; acto seguido se realiza la suma en la UAL, y el resultado pasa e la saldad e la insima (véase la figura 2.11, parte inferior derecha). Alli lo recupe el hus único y lo transporta hasta RO; en la práctica, esto significa que la entrada de RO está abierta y que el dato puede escribirse en su interior. El resultado de la suma ya está en RO, y la ejecución de la instrucción ha terminado. Obsérvese que el contenido de R1 no se ha modificado; esto ultustra un principio general: la operación de le toura no modifica los contenidos de los registros ni de la menorioja de lectura no modifica los contenidos de los registros ni de la memorja de lectura/escritura.




Figure 2.11 El resultado que acaba de generarse va a RO.

El registro auxiliar de la entrada izquierda de la ALU sirve para memorizar el contenido de R0, mientras el hus, que es único, recuérdese, se emplea para transferir otros contenidos; pero sique habiendo un problema.

EL PROBLEMA DE LA VELOCIDAD CRITICA

La sencilla organización ilustrada en la figura 2.8 no funcionaria correctamente.

Pregunta: ¿En que consiste el problema de la sincronización?

Respuesta: El problema está en que el resultado producido por la ALU pasa al bus único y se propaga a todo lo largo del mismo, no únicamente en dirección de RO; en concreto, volverá a determinar la entrada derecha de la ALU y modificará el Figura 2.12 El problema de la velocida tica.

Figura 2.13

Los dos registros auxiliare cesarios (o registros terriles). LU viene determinada xxiliar, que contiene el realiza la suma en la le la misma (véase la recoge el bus único y esto significa que la puede escribirse en su en R0. y la ejecución que el contenido de perioricpio general: la enidos de los registros.



ierda de la ALU sirve entras el hus, que es erir otros contenidos;

CRITICA

a figura 2.8 no funcio-

de la sincronización?

sultado producido por ga a todo lo largo del 0; en concreto, volverá ALU y modificará el resultado, que irá a la salida unos pocos nanosegundos más tarde. En esto consiste el problema de la relocidad critica. Es imprescindible aislar la salida de la ALU de su entrada (véase la figura 2.12).




Figura 2.12 El problema de la velocidad critica.

Para ello hay varias soluciones, siempro utilizando un registro auxiliar. Este puede instalane tanto a la saúdia como a la entrada de la ALU; por lo general, se coloca a la entrada, en este caso en su lado d'erecho. Abora el sistema funcionarà ya correctamente. Más adelante, en este mismo capítulo, veremos que si el registro ilustrado en el lado izquierdo se usa como acumelador ipara instrucciones de un byte de longitudi, necesitură, a su vez, uno auxiliar, como el representado en la figura




Figura 2.13
Las das registros auxoliares necesarios (o registros tempora-

Organización interna del Z80

Los términos necesarios para entender los elementos internos del microprocesador están ya definidos, de manera que podemos pasar a examinar con más detalle el Z80 propiamente dicho y u describir sus posibilidades. La organización interna del Z80 aparece en la figura 2.14, que constituye una descripción lógica del dispositivo. Puede haber algunas otras interconexiones adicionales, pero no se han mostrado. Empezaremos a

seguir el esquema a partir de la derecha.

Lo primero que encontramos es la unidad aritmética y lógica (la ALU), făcilmente reconocible por su característica forma de V. El acumulador, del que ya hablamos en la sección anterior. situado en la entrada derecha de la ALU, se identifica como A. También vimos en esa sección que el acumulador debe contar con un registro auxiliar, identificado en la figura como ACT (acumulador temporal). También la entrada izquierda de la ALU dispone de un registro temparal, denominado TMP, El funcionamiento de la ALU se aclarará en la próxima sección, en la que describiremos la ejecución de instrucciones reales.

En el Z80, el registro de estado se llama F, y aparece a la derecha del acumulador. Su contenido está básicamente determinado por la ALU, pero veremos que algunos de sus bits pueden también depender de otros módulos o de otros sucesos.

Los registros acumulador y de estado aparecen duplicados e identificados respectivamente, A. A' y F. F'; ello se debe a que el Z80 está quipado internamente de dos juegos de registros: A + F y A' + F', aunque sólo puede usarse un juego a la vez; hay una instrucción especial para intercambiar los contenidos de A y F con los de A' y F'. Para simplificar las explicaciones. en la mayor parte de los esquemas ulteriores representaremos únicamente A v F; el lector deberá recordar que dispone, si lo desea, de la opción de pasar a los registros A' y F'

La función de cada una de las banderas del registro F se describirá en el capitulo 3 (Técnicas básicas de programación).

En el centro de la figura aparece un amplio bloque de registros, en cuya parte superior se observan dos grupos identicos. Cada uno de ellos dispone de seis registros, identificados por las letras B, C, D, E, H y L; se trata de los registros de tipo general de ocho bits del Z80. Este tiene dos peculiaridades que lo diferencian del microprocesador general descrito al comienzo de este capitulo.

En primer lugar, el Z80 dispone de dos bancos de registros, es decir, de dos grupos idénticos de seis registros cada uno. En un momento determinado, sólo pueden usarse seis registros. pero hay instrucciones especiales para intercambiar sus conteni-

Figure 2.14 Organización interna de r los elementos interidos, de manera que le el 280 propiamente organización interna ponstituye una descripgunas otras interconerado. Empezaremos a

dad aritmética y lógica aracteristica forma de en la sección anterior, se identifica como A. amulador debe contar la figura como ACT rada izquierda de la denominado TMP. El la próxima sección, en trucciones reales.

ima F. y aparece a la stá básicamente detere algunos de sus bits los o de otros sucesos. aparecen duplicados e F'; ello se debe a que is juegos de registros: tres un juego a la vez. ambiar los contenidos ficar las explicaciones, riores representuremos dar que dispone, si lo stros A' y F'.

leras del registro F se icas de programación), mplio bioque de regisdos grapos idénticos, os, identificados por las registros de tipo general peculiaridades que lo fescrito al comienzo de

os bancos de registros, registros cada uno. En usarse seis registros, ercambiar sus conteni-




Figure 2.14 Organización interna del Z80.

dos ente los dos grupos. Por tanto, uno de ellos se comporta como memoria interna, mientras el otro funciona como bloque de registros: las posibles aplicaciones de esta peculiaridad se descibirán en el próximo capítulo.

Para evitar confusiones, supondremos, a partir de ahora, que sólo hay seis registros de trabajo —B. C. D. E. H y L- e

ignoraremos los del segundo grupo.

El simbolo MUX, que aparece en la parte superior de la memoria, es abreviatura de multiplexor; los datos procedentes del hus interno de datos pasan al registro seleccionado a través de ese elemento. En un momento determinado, sólo puede

haber un registro conectado al bus interno.

La segunda peculiaridad de estos seis registros, además de ser registros generales de ocho bits, es que disponen de una conexión con el "has" de direcciones, y por eso se agrupan por parse. En efecto, los contenidos de B y C, por (ejemplo, pueden entregarse simultaneamente al has de direcciones de 16 hits. Idustrado en la parte infetiro del suserse lambo para alimacentar datos de ocho bits como para guardar apuntadores de diecisis bits para el direccionamiento de la memoria.

El tercer grupo de registros, que en la itustración aparece en ce tentro, bajo los dos anteriores, contiene cuatro registros de direcciones "puros". Como en cualquier microprocesador, hay un contador del programa (PC) y un puntero de la pila (SP). Recuérdese que en el contador del programa está la dirección de la instrucción que ha de ciecutarse acto seguido.

El puntero de la pila señala la parte superior de la pila de la memoria. En el caso del Z80, señala la altima entrada real en la pila ten otros microprocesadores señala justo por encima de la última entrada). La pila crece hacia abaño, es decir, hacia las

direcciones más baias.

Esto significa que el puntero debe dissultante cada vez que se introduce una nueva palabra en la pila. Y viceversa, cuando se extrae una palabra de la pila, el valor del puntero aumenta en uno. En el 280, las operaciones de introducir y extraer siempor implican dos palabras al mismo tiempo, por lo que el valor del

puntero disminuve y aumenta en esa medida.

Failan por describir dos registros del grupo central de cuatro: se trata de dos registros indicos lamados IX (registroindices X) e 1Y (registro índice Y), equipados ambos con un sumador especial representado como una ALU pequeña en forma de V. a la derecha de los mismos (seguimos en la figura 2.14). Cuando se usa uma instrucción indexada, por el has de datos interno se mueve un byte especial llamado desplasamiento, que se suma a los contenidos de IX o 1Y. Hay instrucciones de ellos se comporta unciona como bloque esta peculiaridad se

s, a partir de ahora. B, C, D, E, H y L— e

parte superior de la los datos procedentes seleccionado a través erminado, sólo puede no.

registros, además de que disponen de una or eso se agrupan por , por ejemplo, pueden irecciones de 16 bits. Gracias a ello, los seis tanto para almacenar juntadores de dieciseis noria.

ilustración aparece en ne cuatro registros de microprocesador, hay intero de la pila (SP), rama está la dirección icto seguido.

aperior de la pila de la tima entrada real en la usto por encima de la tjo, es decir, hacia las

minuir cada vez que se y viceversa, cuando se el puntero utmenta en ducir y extraer siempre por lo que el valor del tedida.

grupo central de cuallamados IX (registro ipados ambos con un ma ALU pequeña en (seguimos en la figura dexada, por el bus de lamado desplazamiento. IY. Hay instrucciones especiales que automáticamente suman este desplazamiento a IX o IY y generan una dirección: es lo que se llama indexación, y permite acceder cómodamente a cualquier bloque de datos secuenciales. Esta valiosa opción se describirá en el capítulo 5 (Técnicas de direccionamiento).

En la parte inferior del bloque central de registros, y a su xoquierda, hay una casilla schalada "±1" se trata de un sumador/jestador que incrementa o decrementa automáticamente el contenido de cualquiera de los pares de registros SP, PC, BC, DE, o HL (los registros de direcciones "puros") cada ver que pasan una dirección al bas interno de direcciones. Es un dispositivo indispensable para realizar los huedes de programa uniomatizados que describitermos en la próxima acción. Gracias a él se puede acceder cómodamente a posiciones sucesivas de la memoria.

Pasemos ahora al extremo izquierdo de la figura. Vemos un par de registro saladas identificados como I y R. El I se llama registro de interrapción-dirección de paigna, y sa función se describirá en la sección dedicada a las interrupcions del capítulo f. (Téxnicas de entrada y salida); se utilita aoiamente en un caso especial en el que, como respuesta a una interrupción, se genera una llamada indirecta a una posición de memoria. El registro I que nos ocupa anlamezen la parte superior de la dirección: indirecta; la parte inferior de ésta la proporciona el dispositivo que recover la interrupción.

El registro R se el de refreso de la memoria, y sirve para refrescar automiticamente las memorias disminias Como está asociado a la memoria dinámica. Esta registro suele montarse fuera del microprocesador; es un elemento may cómodo, que reduce el soporte físico necesario para algunos tipos de memorias dinámicas. No la utilizaremos aqui con fines de programación, peesto que se trata fundamentalimente de una ciracteristica del soporte físico (viesas Mériviprocessor Intelleting Technica del soporte físico (viesas Mériviprocessor Intelleting Technica) en como reioj del soporte físico, opr sigemblo, por de del como reio del soporte físico, opr sigemblo.

Pasemos ahors al extremo izquierdo de la liustración, donde aparece la sección de control del microprocesador, Emperando par arriba, primero encontramos el registro de instrucción (B. Ruque contine la instrucción que ha de ejecutarse (sete registro no tiene nada que ver con el par "L. R" descrito más arriba). La instrucción es recibe de la memoria por medio del has de datos, set transmite a lo largo del has de datos, set transmite a lo largo del has de datos, set transmite a registro de instrucción. Bajo dese se encuentra el decudificador, que envia señales al controlador-secuenciador y determina le ejecución de la instrucción dentro y fuera del decedificador.

microprocesador. La sección de control genera y gobierna el hus de control ilustrado en la parte inferior de la figura.

Los tres buses gobernados por el sistema —d de datos, el de cierciones y el de control—se prolongan fuera del microprocesador por medio de las patillas de conexión del mismo: estas conexiones aparecen en el extremo derecho de la figura. y, como se ve, están aisladas del exterior por soparadores.

Ya hemos descrito todos los elementes lógicos del Z80. Para empezar a escribir programas no es necesario conocer al detalle el funcionamiento del microprocesador, pero quien este interesado por escribir rodigos eficacios deberá entender de que forma se ejecutan las instrucciones en su interior, porque la velocidad y el tamaño de programa dependen de la elección acertada de registros y técnicas, por tanto, examinaremos a continuación la ejecución de algunza instrucciones tipicas en el interior del Z80. y veremos así el funcionamiento y la utilización de los registros internos y los bases.

Formatos de las instrucciones

Las instrucciones del Z80 aparecen en el capítulo 4 y pueden tener uno, dos, tres o cuatro bytes. Una instrucción especifica la operación que debe llevar a cabo el microprocesador. Desde un nunto de vista simple, cualquier instrucción puede representarse mediante un código de operación seguido por un campo opcional literal o de dirección, que consta de una o dos palabras. El código del campo de operación especifica la que ha de emprenderse. En términos informáticos estrictos, el código de operación consta únicamente de los bits que especifican la operación que debe realizarse, con exclusión de los punteros que pudieran ser necesarios. Pero en el ámbito de los microprocesadores es útil llamar código de operación al conjunto de éste más los punteros. Este "código de operación generalizado" debe residir en una palabra de ocho bits para alcanzar la máxima eficacia (ya que este es el factor limitante del número de instrucciones de que dispone el microprocesador).

El 8080 utiliza instrucciones de uno, dos o tres bytes de longitud (véase la figura 2.15). Pero el 280, que dispone de instrucciones adicionales indexadas, necesita un byte más. Los códigos de operación del 280 son, por lo general, de un byte longitud, abyto en el caso de instrucciones especiales, de dos

bytes.

En algunas instrucciones, al código de operación debe seguir
un byte de datos, de manera que la instrucción pasará a ser de

Figura 2.15 Formatos típicos de instru nera y gobierna el bus de la figura.

na —el de datos, el de fuera del microprocexión del mismo: estas o de la figura, y, como naradores.

si lógicos del Z80. Para ario conocer al detalle pero quien esté intereentender de qué forma ir, porque la velocidad la elección acertada de emos a continuación la con el interior del Z80. Ización de los registros

el capítulo 4 y pueden instrucción especifica la oprocesador. Desde un fon puede representarse. o por un campo opcionua o dos palabras. El ta que ha de emprens, el código de operaspecifican la operación punteros que pudieran microprocesadores es junto de deste más los teralizador debe residirzar la máxima eficacia imero de instrucciones

o, dos o tres bytes de Z80, que dispone de esta un byte más. Los general, de un byte de ones especiales, de dos

e operación debe seguir rucción pasará a ser de dos bytes (salvo que haya indexación, lo que supone otro byte más).

Hay ocasiones en que la instrucción exige la especificación de una dirección. Como éstas ocupan 16 bits — dos bytes · , la instrucción tendrá tres o cuatro bytes.

Para cada byte de instrucción, la unidad de control tendrá que ejecutar una operación de tomar de la memoria, que tarda en cumplirse cuatro ciclos de reloj. Como es obvio, cuanto más corta sea la instrucción, tanto más rápida será la ejecución.



Formatos típicos de instrucciones.

Figure 215

INSTRUCCIONES DE UNA PALABRA

Estas instrucciones son, en principio, las más rápidas y las preferidas por los programadores. Una instrucción monopalabra típica del Z80 seria:

que significa: "transferr el contenido del registro " a r". Se trata de una operación registro a registro. Todos los microprocesadores necesitan esta clase de instrucciones, que permiten al programador transferir información de cualquiera a cualquiera de los registros de la máquina. Las que se refieren a registros especiales, como el acumulador u otros, pueden necesitar de un código de operación pecultar.

Una vez ejecutada la instrucción anterior, el contenido de r será igual que el de r' que, por su parte, no se habra visto modificado durante la operación de lectura.

Todas las instrucciones se representan internamente en formato binario, y la notación "LD r, r" es simbólica o menenicio y se llama representación de una instrucción en lenguigica más cómoda de utilizar que el verdadero código binario, que en el caso que nos ocuas serás: ol IDDEFF (bits 0 a 7). Esta representación sigue siendo parcialmente simbólica. Cada una de las letras D y Frepresenta un bil binario; las tres D. "DDD". corresponden a los tres bis que sealalan el registro de destino. Bastan tres bits para seleccionar uno de los coho registros posibles; los códigos de dichos registros paprecen en la figura 2.16; el correspondiente al registro B, por ejemplo, es "900" "DDI" el de C esc.

De la misma manera "FFF" son los tres bits que señalan el registro fuente. En este caso, la convención es que el registro sen la fuente y el r. el destino. Los bits de la representación binaria de una instrucción no se organizan a gusto del programador, sino en función de las exigencias de la sección de control del microprocesador, que debe decodificar la instrucción y ejecutaria. Por el contrario, la representación en tenguaje ensumbiator a exist pensada para la mayor comodidad del programador. Porficia arguires que ED r., " deben, en en alla dendido convencionalmente, es desir, de forma arbitraria, que signifique lo contrario, para conservar la compatibilidad con la representación binaria."

Ejercicio 2.1: Escribir el código binario encargado de transferir el contenido del registro C al registro B. Constitiense los códigos correspondientes a C y B en la fautra 2.16.

CODIGO	REGISTRO
0.00	В
0.01	0
010	Ð
011	E
100	H
101	L
110	-(MEMORIA
111	A

Figura 2.16 Códigos de los registros.

Otro ejemplo sencillo de instrucción de una palabra sería:

que da lugar a la suma del contenido de un registro específicado (r) al acumulador A. Simbólicamente, la operación podría representarse mediante la expresión A=A+r. Como se verá en el capítulo 4, la representación binaria de esta instrucción es:

10006FFF

ADD A. r.

parcialmente simbólica. In bit binario; las tres D, le señalan el registro de la uno de los ocho regisegistros aparecen en la stro B, por ejemplo, es

tres bits que señalan el ión es que el registro r' its de la representación zan a gusto del prograts de la sección de conodificar la instrucción y ación en lenguaje ensammodidad del programaía, en realidad, interprer a r''. No obstante, se cir, de forma arbitraria, ervar la compatibilidad

ncargado de transferir el . Consúltense los códigos wa 2.16.

n de una palabra seria:

de un registro especificante, la operación podria = A + r. Como se verá ia de esta instrucción es: siendo FFF el registro que debe añadirse al acumulador. Los códigos de los registros aparecen en la figura 2.16.

Ejercicio 2.2: ¿Cuál seria el código binario de la instrucción encargada de sumar el contenido del registro D al acumulador?

INSTRUCCIONES DE DOS PALABRAS

ADD A. n

Esta sencilla instrucción de dos palabras hace que se sume el contenido de la segundo byte de la instrucción al acromulador. El contenido de la segunda palabra de la instrucción es lo que se lalama un "fierad", es decir, un dato que se trata como grupo de ocho bits sin ningún significado particular. Podría ser un carácter o un dato numérico, pero lo importante es que su naturuleza es irrelevante a efectos de la operación. El código de la instrucción es:

11000110 seguido por el byte de 8 bits "n"

Se trata de una operación inmediata, cosa que, en la mayor parte de los lenguajes de programación, significa que la palario o palabras siguientes contienen un fragmento de dato que no debe ser interpretado (en el sentido en que si debe serlo on código de operación). De ello se deduce que la palabra o las dos palabras siguientes se tratan como filterelles.

La unidad de control está programada para que "sepa" cuántas palabras tiene cada instrucción, de manera que siene refunda y ejecuta el número correcto en cada caso. Sin embargo, cuanto mayor sae el número de palabras de la instrucción, tanto más complicado le resultará decodificarlas a la unidad de control.

INSTRUCCIONES DE TRES PALARRAS

LD A, (nn)

Esta instrucción necesita tres palabras. Significa: "cargar el acumulador con la dirección de la memoria especificada en los dos bytes siguientes de la instrucción". Como las direcciones tienen una longitud de 16 bits, ocupan dos palabras. La representación binaria sería:



Dirección superior:

8 bits para el código de operación.
8 bits para la parte inferior de la dirección.

Il bits para la parte superior de la dirección.

Ejecución de instrucciones dentro del Z80

Como ya hemos visto, todas las instrucciones el levan a cabo en tres fuest: TOMAR, DECODIFICAR y EJECUTAR. Daremos ahora algunas definiciones de interés. Cada una de las fases consume varios citolos de reloj. El Z80 ejecuta cada una de ellas en uno o más ciclos fógicos que se llaman "ciclos de máquina"; el ciclo de máquina más breve dura tres ciclos de reloj.

El acceso a la memoria lleva tres ciclos para cualquier operando y cuatro de reloj para la fase tomar. Dado que le primero que hay que hacer con cualquier instrucción es tomarla, las más rápidas necesitarán al menos cuatro ciclos de relo, aunque la mavoría consumen más.

Los ciclos de máquina se designan M1, M2, etc., y cada uno de ellos consume tres o más ciclos de reloj o "estados", que se designan T1. T2, etc.

FASE TOMAR (FETCH)

La fase de TOMAR la instrucción se lleva a cabo durante los primeros tres estados del ciclo de máquina M1, demonitados T1, T2 y T3. Estos tres estados son comunes a todas los instrucciones del microprocesador, porque todas deben tomansantes de pasar a su ejecución. El mecanismo de TOMAR es el sieujente:

TI: SALIDA del PC

El primer paso es la presentación a la memoria de la direción de la instrucción siguente, dirección que figura en el considor del programa (PC). Como ocurre en la fase tomar de toda las instrucciones, se empieza por colocar el contenido del PC en el hus de direcciones (vesas la figura 2.17). En este momento se presenta una dirección a la memoria, donde es interpretada por el correspondiente decodificador de direcciones para seleccionar la posición de memoria correte. Antes de que el contenido de Figura 2.17 Tomar la instrucción: 8 dirige e la memoria

Figura 2.18 Incremento del PC. el código de operación. la parte inferior de la

la parte superior de la

Z80

instrucciones se llevan a IFICAR y EJECUTAR. interés. Cada una de la Z80 ejecuta cada una la ue se llaman "ciclos de preve dura tres ciclos de

es ciclos para cualquier ase tomar. Dado que lo tier instrucción es tomaros cuatro ciclos de reloj.

M1. M2. etc., y cada uno reloj o "estados", que se

se lleva a cabo durante máquina M1, denominason comunes a todas las que todas deben tomarse anismo de TOMAR es el

a la memoria de la direcón que figura en el contaen la fase tomar de todas ar el contenido del PC en 1.17). En este momento se donde es interpretada por recciones para seleccionar m de que el contenido de




Figura 2.17 Tomar la instrucción: el PC se dirige a la memoria.

esa posición llegue a las patillas de salida de la memoria, conectadas al har de datos, deben transcurrir varios cientos de nanosegundos (un nanosegundo, ns. es igual a 10° 3 segundos). En diseño informático, es norma universal utilizar el tiempo de fectura en la memoria para realizar una operación dentro del interoprocesador. Esta operación es el incremento del contador del programa.

T2: PC = PC + 1

Mientras se lee la memoria, el contenido del PC se incrementa en 1 (véase la figura 2.18). Al final del estado T2 el contenido de la memoria ya está disponible y puede transferirse dentro del microprocesador:

T3: INST en IR




Figura 2.18 Incremento del PC

FASES DECODIFICAR Y EJECUTAR

Durante el estado T3, la instrucción leida en la memoria se deposita en el bus de datos y se transfiere al registro de instrucción del Z80; la decodificación tiene lugar a partir de este punto.




Figura 2.19 La instrucción llega a IR procedente de la memoria.

Hay que observar que M1 siempre debe alcanzar un estado T4; en efecto, una vez depositada la instrucción en IR durante T3, hay que decodificarla y ejecutarla, lo que exige, al menos, un nuevo estado de máquina T4.

Algunas instrucciones exigen otro estado adicional T5 de MI, que el procesador salta en la mayor parte de los casos. Sí la instrucción exige dos o más ciclos MI, M2, etc., se produce directamente la transición desde el estado T4 de M1 al T1 de M2. Veremos a continuación un ejemplo, que estudiaremos con ayuda de las secuencias interna que refleja la tabla de la figura 2.27 (estas tablas no se han publicado todavía para el 780, por lo que usamos en su lugar las correspondientes al 8080; data una visión en profundidad de las fases que sigue la ejecución de una instrucción.

LD D. C

Esta instrucción del Z80 corresponde a la MOV r1. r2 del 8080, que recoge en su primera linea la tabla de la figura 2.27. Da la casualidad que el registro de destino de este ejemplo se llama también D. La transferencia se ilustra en la figura 2.20. Figura 2.20 Transferencia de C a III

Figure 2.21

E contenido de C se depo

n leida en la memoria se se al registro de instruclugar a partir de este



debe alcanzar un estado istrucción en IR durante o que exige, al menos, un

estado adicional T5 de ror parte de los casos. Si M1, M2, etc., se produce ado T4 de M1 al T1 de lo, que estudiaremos con fléja la tabla de la figura todavia para el Z80, por pondientes al 8080; dan que sigue la ejecución de

de a la MOV ri, r2 del n tabla de la figura 2.27, destino de este ejemplo e ilustra en la figura 2.20.




Figura 2.20 Transferencia de C a D.

La instrucción, que ya hemos descrito en la sección anterior, lleva el contenido del registro C, llamado "c", al registro D.

Los tres primeros estados del cício M1 se emplean en traer la instrucción de la memoria. Al tèrmino de T3 ya está en el registro de instrucción, IR, desde el que será decodificada (véase la figura 2.19).

Durante T4: (FFF) ▶ TMP.

El contenido de C se deposita en TMP (véase la figura 2.21).

Durante T5: (TMP) ► DDD. El contenido de de TMP se deposita en D (véase la figura

AND DE PRODU

Figura 2.21
El contenido de C se deposita un TMP.

La fase de ejecución ya ha terminado. El contenido del registro C ha pasado al registro D, que constituia su destino de acuerdo con lo especificado, y de esta forma acaba la ejecución de la instrucción. Los ciclos de máquina M2. M3, M4 y M5 no son necesarios, y la operación completa se ha realizado en M1.

Es fácil calcular el tiempo real que tarda en ejecutarse la instrucción. En el Z80 normal, la duración de un estado es la del reloj: 500 ns. Esta instrucción requiere el transcurso de




Figura 2.22 El contenido de TMP se deposita en D.

cinco estados, es decir, $5 \times 500 = 2500$ ns = 2.5 μ s. Con un reloj de 400 ns, seria $5 \times 400 = 2000$ ns = 2.0 μ s.

Pregunta: ¿Por qué esta instrucción necesita dos estados 14 e; T5 para transferir el contenido de C a Dra Ingua de sido umo? Princramente lletra el contenido de C a TMP, y a continuación el de éste a D. ¿No seria más Jácil pasar el contenido de C a D directamente y en un solo estado?

Respuesta: Eso sería imposible, debido a la disposición de los registros internos del Z80. Todos los registros forman parte de una única memoria RAM de lectura/escritura construida dentro del microcircuito integrado que constituve el microprocesador. Como la RAM tiene una sola puerta, únicamente puede direccionarse o escogerse una palabra en un momento determinado, de tal manera que es imposible leer y escribir simultaneamente en dos posiciones diferentes de la memoria. Por eso hay que consumir dos ciclos de RAM. uno para feer los datos y almacenarlos en el registro temporal TMP y otro para escribirlos en el registro final de destino (D, en este caso). Es una insuficiencia de diseño común prácticamente a todos los microprocesadores monoliticos. Para resolver el problema sería necesario una RAM de doble puerta. De todas formas, la limitación no es intrinseca a los microprocesadores, y no se encuentra en los dispositivos "a rebanadas"*; es consecuencia de la tendencia dominante hacia el aumento de la densidad lógica de los circuitos integrados, y podría solucionarse en el futuro.

^{*} Bu shee: "a rebanadas": diversos chips que forman una CPU (suele estar basada en chips de 4 bits; por ejemplo, la familia 2 900, formando UAL, de n x 4 bits.



 $00 \text{ ns} = 2.5 \ \mu\text{s}$. Con un $0.00 \text{ ns} = 2.0 \ \mu\text{s}$.

estra dos estados T4 y C a D en lugar de sólo do de C a TMP, y a sería más fácil pasar el en un solo estado? a la disposición de los

s registros forman parte que constituye el microuna palabra en un moque m imposible leer y siciones diferentes de la nir das ciclos de RAM. los en el registro tempoen el registro final de insuficiencia de diseño nicroprocesadores monoeria necesario una RAM a limitación no es intrinno se encuentra en los secuencia de la tendencia densidad lógica de los cionarse en el futuro.

a ferman una CPU (suele estar illia 2900, formando UAL, de

EJERCICIO IMPORTANTE

Llegados a este punto, es muy recomendable que el lector repsea la secuencia de esta senciali antervación antes de pasar a otras más complicadas. Vuelva para ello a la figura 2.14, reúna unos pecos "simboles" pequeños cerálitas, elíga etc. y despidacelos sobre la itustración para simular el flujo de datos de los registros a los huess. Por ejemplo: deposite un simbolo en el PC; en T1, dicho simbolo recorrerá el hus direcciones hacia la memoriar; continido la simulación por el mismo procedimiento hasta que considere que domina los movimientos que tienen lugar enter hoses y registros, en ses momento estará en condiciones de pasar a las siguientes instrucciones, que serán cada vez más complejas.

ADD A, r

El sistema dispone de otras instrucciones implicitas que se referera a registros especializados. Son ejemplos de instrucciones de esta elasse las PUSH (empujar) y POP (extracrt, que movifizan información entre el extremo superior de la pila y el acumulador al tiempo que actualizan el puntero de la pila (SP). Implicitamente munipulan el registro SP.

A continuación analizaremos en detalle la ejeución de ADD A, r. La instrucción precisa dos cielos de máquina. M1 y M2 Como es usual, durante los tres primeros estados de M1 se trae la instrucción de la memoria y se depositi en el negistro R. Al principio de T4 se decodifica y puede ya ejeutarse. Supon-dremos saqui quel e rigistro B se suma al acumulador. El cédigo de la operación es 10000000 (el cédigo del registro B es 000). La instrucción 8030 cutivalente a ésta es ADD r.

T4: (FFF) ► TMP: (A) ► ACT

Como se ve, tienen lugar simultáneamente dos transferencias. Primero se transfiere a TMP el registro fuente especificado (B en este caso), lo que significa que se coloca a la entrada de la ALU (véase la figura 2.23). Al mismo tiempo se transfiere el contenido del acumulador al acumulador temporal ACT. Si observa la figura 2.23, comprenderá que los dos movimientos pueden realizarse en paralelo, porque siguen caminos diferentes dentro del sistema. El paso de B a TMP sigue el bus interno de datos, mientras que el de A a ACT se efectúa a través de un breve camino interior independiente del mencionado bus de datos. La realización simultánea de los dos movimientos supone ahorro de tiempo. En este momento las entradas derecha e izquierda de la ALU se encuentran correctamente determinadas; la primera, por el contenido del registro B, y la segunda, por el del acumulador. El siguiente paso es, pues, la adición. Cabria esperar que se lievase a cabo durante el estado T5 de M1. pero dicho estado no se utiliza, y la suma queda sin realizar. Se pasa al ciclo M2, pero durante el estado T1 tampoco ocurre nada. La adición no tiene lugar hasta el estado T2 de M2 (véase ADD ren la figura 2.27):

T2 de M2: (ACT) + (TMP) ► A




Figure 2.23

Dos transferencias que ocurren simultanzamente.

El contenido de ACT se suma al de TMP, y el resultado se deposita en el acumulador (figura 2.24). La operación ya está completa.

Pregunta: ¿Por qué se difiere el término de la adición hasta el estado T2 del ciclo de máquina M2 en lugar de ejecutarla en el estado T3 de M17 (Es dificil responder a esta pregunta sin Figura 2.24 Final de ADD r amente dos transferenistro fuente especificado oloca a la entrada de la tiempo se transfiere el dor temporal ACT. Si ue los dos movimientos iguen caminos diferentes P signe el bus interno de efectúa a través de un del mencionado bus de dos movimientos supone las entradas derecha e orrectamente determinaegistro B, y la segunda. aso es, pues, la adición, durante el estado T5 de y la suma queda sin inte el estado T1 tampogar hasta el estado T2 de




le TMP, y el resultado se 4). La operación ya está

Figura 2.24 Final de ADD :

no de la adición hasta el en lugar de ejecutarla en onder a esta pregunta sin tener ciertos conocimientos sobre diseño de CPU; básicamente, se trata de una técnica de diseño de CPU sincronizada con el reloj. Trataremos a continuación de explicar lo que ocurre.)

Respuesta: Es un "truco" de diseño, común a casi todas las CPU, que se llama "solapamiento toma/ciecución". En esencia, se trata de lo siguiente: como se observa en la figura 2.23, la ejecución de la adición propiamente dicha sólo precisa de la ALU y del bus de datos y, en particular, no necesita acceder a la RAM (bloque de registros). La unidad de control "sabe" que los tres estados ejecutados a continuación de cualquier instrucción son siempre T1, T2 y T3 del ciclo de máquina M1 de la instrucción siguiente. Al repasar la ejecución de estos tres estados se aprecia que, para ello, basta acceder al contador del programa PC y utilizar el hus de direcciones. Acceder al contador del programa supone acceder a los registros de RAM (esto explica por qué no puede recurrirse a la misma idea en la instrucción LD. r. r'). Por tanto, es posible trabajar simultaneamente en las zonas sombreadas de las figuras 2.17 y 2.24.



El has de datos se utiliza en T1 de M1 para transportar an información sobre el estado, pero no puede utilizarse para la información sobre el estado, pero no puede utilizarse para la edición que deseamos ejecutar. Por ello es preciso esperar hasta el 12 antes de sumar. y sos e lo que ocurre en la tabla. La ventaja del mecanismo que acabamos de explicar la verenos a contínuación: supontagamos que procedemos de lo que sería la de fortas normal y ejecutamos la suma durante el estado 15 del control de la instrucción dela instrucción dela la instrucción dela la instrucción dela la materición dela la instrucción del Deserion del la materición del Deserio del Deseri

de esta forma: 5 x 500 e 2 500 ss. Con el solapamiento. la instrucción siguiente comienza al término del estado T4, y la maturación siguiente comienza al término del estado T4 y de Tastuta unidad de control aprovechará el estado T2 de esta segunda instrucción para terminar la suma, pero sin que ello afecte a dicha siguiente instrucción. En la tabla. T2 se presenta como parte de M2, que conceptualmente, es el segundo ciol de máguina de la adición, aunque en realidad T2 perience al ciclo M1 de la instrucción siguiente. Para el programador. In instrucción ADD consume únicamente cuatro estados, es decir. 4 x 500 = 2000 ns. en lugar de los 2 500 que emplearia el tratamiento convencional. La velocidad ha mejorado en 500 ns. equivalentes a un 20 por 100.

La técnica del solapamiento se describe en la figura 225, y se utiliza siempre que mediante ella sea posible incrementar la velocidad de trabajo aparente del microprocesador. Naturalmente, no en todos los casos se puede solapar, porque los huese y dispositivos necesarios hand de estar disponibles, sin que ello suponga conflicto. La unidad de control "sabe" en todo momento si el solapamiento es o no posible.

Figura 2.25 Solapamiento TOMAR-EJE-CUTAR durante T1-T2.

Pregunta: ¿Seria posible llevar más lejos este recurso y utilizar también el estado T3 de M2 para ejecutar una instrucción más luraa?

Para darificar el mecanismo interno de secuenciación es aconesjable esaminar la figura 2.27, que recoge en detalle la ejecución de las instrucciones del 8080. El Z80 tiene todas las instrucciones de 8080 y algunas más. Si se ha reproducido aqui es porque contribuye a esclarecer el funcionamiento interno de este microprocesador. Los apéndices F y Groogen las equivalencias entre el Z80 y el 8080. Pasemos abora a estudiar una instrucción más compleja:

Figura 2.26 Abreviaturas Intel on el solapamiento. la imo del estado T4. y la à el estado T2 de esta suma, pero sin que ello la tabla. T2 se presenta te, es el segundo ciclo de da T2 pertenece al ciclo programador, la instruettro estados, es decir, 2500 que emplearía el ha meiorado en 500 ns. ha meiorado en 500 ns.

ribe en la figura 2.25, y a posible incrementar la croprocesador. Naturaliolapar, porque los *huses* disponibles, sin que ello rol "sabe" en todo mo-



os este recurso y utilizar cutur una instrucción más

rno de secuenciación es que recoge en detaile la b. El Z80 tiene todas las bi se ha reproducido aqui inicionamiento interno de y G recogen las equivaos ahora a estudiar una ADD A, (HL)

El código de operación es 10000110. La instrucción significa "sumar al acumulador el contenido de la posición de memoria (HL)". Esta posición se específica de una forma un tanto extraña, porque es aquella cuya dirección está contenida en los resistros H y L. La instrucción supone une estos dos resistros.

NOTAS

- El pretire ciclo de memorio (MT) siompre es tomas una instrucción; disterto el mismo se toma 8 primar (a veces, 8 unico) byte del código de operación.

 Si la entrada READY de la memoria no
 - osta un alto durante T2 de cedo oclo de momoria, el procesador entrará en estado de espera (TW) hasis que se detecte en alto. 3. Los estados T4 y TB están disponibles, si von recesanos, para operaciones comple-
 - as son necessinos, para operaciones combiletaminate internals 3 m ECPL El contendo del fast interno distante 14 y 15 vista a disposición del bar del delpa, sunque esto sólo seve con linos de verificación "X" significa que 44 salado esta prisente, peno sólo sufiliza en operacionnes internés, como la deconfirmación del instruccionas.
 - Sélo pueden especificarse pares de engratros pr. - III (registros III y C) is pr. - III (registros D y E).
- Estos estados se saltan.
 Subsicios de loctura en mempra, pue
 - den loerse palabras de vistrucción p de : 10. 7. Subciclo de escritura en memoria.
- 8 La señal READY no as necesano durarw los sabectios segundo y secces (M2 y M3). La rehal HDL la secept durane M2 v M3 La señal SYNC no se gonier durane M2 y M3 Durane la ejecución de DAD hacon falha M2 y M3 para B soma de un por de elegistación internoy, no se enferencia la mede elegistación internoy, no se enferencia la me-
- anona 9 Los résultados de initia infilmacionesa antiméricas. Régicais de las rotacions no se antiméricas. Régicais de las rotacions no se la companya de la companya de la companya de la del companya de la companya de la companya de infilmación que R se companya de la companya de operaciones sociesas la veloprate diferencia per catérica del Solimination en superior a 8 o se al bit surviviar de anostres su ha figlios, se estunación de la companya de la velor de las 4 bando mais de la sucumidado. Se el velor de las 4 bando superior a 3 o se el hi de prestir o a lle filmación superior a 3 o se el hi de prestir de a lle filma.
- del acumulador

 11 Esto representa al premer subciclo
 (tratt lii statucción) del siquiente carlo da
- Per certese de Initil Corporation

- B se satisface ill condicion, el contunido del par de registres WZ se lleve a las lineas de salide (Acus) en logar del contenido del contador llei proteccio PC.
- Si la condición no se sativitar el seltra los subciclos (EA y MS, el procesador pero inmediatamente a la lase traje (MA) del sejusitar cordo de instruccion.
 Bi la condición no se satisface, so sol-
- tan los suboclos M2 y M3; el procesador pasa simediatamente s B fase traer (M1) del aguierne ciclo de instrucción.
- del siguieme ciclo de instrucción. 15. Subbodo de lectora de la pila
- 15 Subordo de ascintira de III pela.

 17. CONDICION CCC

 NZ no sero (Z = 0) 000
 - NZ no ceso (Z = 0) 000 Z - ceso (Z = 1) 001 NC - sn cassos (CY = 0) 010 C - aconseo (CY = 1) 011 PO - pandad mass (P = 0) 109
- PE pandad par (P 1) 10)
 PE pandad par (P 1) 10)
 P mils (S 0) 110
 M menos (S 1) 111
 18 Subciclo E/S. el codigo de selección
- de la puerta elle E/S de 8 bris ne duplica en las lineas de dirección II-7 $\{A_0:\}$ y 8-15 $\{A_0:\}$
- (Au s.)
 18 Subcicio de salida.
 20 Er procesados pennanacesá asactivo en
- indicación de empringorán, minicio (RESET). Il se explat esta difirm, la CPU pasa a fornación de motercier y al final de la mismo de notacercie y al final de la mismo, de notacer de detención la signación de entre na propriocessión empieza la reconación per la posición de internación ejero y la mismitramipación ejeros la mismo mitramipación ejeros la mismo mitramipación ejeros la mis-
- sición de ntemente cero. Tras acopcar uma inharrupción, el procesador ejecute la restruccion introducida en el bus de datos (por la general, una instrucción de vuelta a cero).



Abrevisturas Intel.

Figura 2.26

especiales (HL) se han cargado antes de la ejecución de la misma, de manera que sus contenidos de 16 bits especificaria la dirección de la memoria en que residen los datos. Estos datos se sumarán acto seguido al acumulador, que será el lugar en que se deposite también el resultado.

Esta instrucción se ha creado para garantizar la compatibildad entre el antiguo 8008 y su sessos, el 8080. El 8008 no cisponía de direccionamiento directo de la memoria, por lo que para acceder a éstas se caraphan dos registros. H y L, y se ejecutaba una instrucción que se refiriese a ellos, como ADD A. (HL). Hay que insistir en que el 8080 y el 220 no tienen la limitación de direccionamiento de la memoria del 8008, sino our nuentan com acceso directo a la misma: nor tanto. Il

MARKOUSE .	- 20	MH.			317				-	
	P1.74.74.74	Depth to the	71	1,5%	79	71	7	-	r/H	Ι,
9,119	0111		KW.	15-15-1	Windows.	00110	OP 250			l
also F	****		1	1	1	-77		THINK	20.4	-F00
age at a						100.00		7.00° 7.0557	(right	-
phus,						147	-			_
Mills day.	2402	01-6				1		7704	91	
MITTER SPE		0114								
\$17 vi. 6m										-
UK-W								1		+1
FX.=	4411		-	\perp					m(- m(- n = 0)	
1,70,0 -00		1010						-		T
inite	1117							7.00		-
1540-57	1127	1011		\vdash				111/100		-
Fee. 19	1111	1213	-	m				722		- 040
ultraf.			-	-		100-100				1
NATIONAL PROPERTY.			-	-	-	Service Contract	_		Acres and	
abere.	1211		+	-		- CANCEL		27.75F	Sette	-
NE BY			\vdash	+		seart		<00°		1
ART .	1000	1177	++	\vdash	_	500.00F			ACTOREGE A	
1000			-	+	+	W-162		2254	6411	-10
10.00		1111	+	-	++-	word?		PINT A	4.40.1	-
24-	1000	1112	-	-	-	significant Strategy		-	MED CREEK	
24.0	1151		-	-		range	_	5.00	941	-74
Nº en	110		-	-		wind?		1000 m	agraphics in	1 -10
m-			-	-	_	560 CHP	_		1001000000	
MI-		225	++	1	-	month.		15 TO 10 TO	841	
H.es			-	-	-	90.40	-	Tim'es	40.00.0	0 + 1*
			-	+	-	copie-flar	aquetatir	-		
755		2111	-	+	-	Legacountries		mids.	100	
ME S	****	1	-	1-1	-	SSS-7M PROTESS	art to state of	-	-	
		1000	+		+ +	- Carrier		5.30°	-20	1 27
2004	4444		-	-	-	BR-1				-
Miles.	4117	1111			+ +	200	-		_	
bahu/ff	24.52			+	-		-	11.00	ACTION NO.	1 41
			-	1	-	549-4 Tuesday		1	pages interest and	+
- Sec	1411			1-1	\perp	50-50 50-50			(A)114758944	+
Albert .				1	1 -0			235	- 14	-

Figura 2.27 Formatos de las instrucciones

Figure 2.27 Formatos de las instru Intel (continuación).

de la ejecución de la le 16 bits especificarán la n los datos. Estos datos or, que será el lugar en

garantizar la computibilior, el 8080. El 8008 no e la memoria, por lo que registros. H y L, y se a a cllos. como ADD A, 0 y el Z80 no tienen la memoria del 8008, sino

mis	ma;	por tan	to. la
_		10	
15	n 1	1,68	11
FW1400			
-201000		2179	- 000
-	2000		
	20%	promi	agely but
40			
	M. Pri 2018		-0003
		92	140
		Mindred ab	200
		W-10(1) 92	n.C
		41.00.00	-1
		4-4-1	-1
	200	21.25. 11.	- e
	155	para	
	Ages of		\$40 crujus
_	hura.		
_		INCOMPANY	
_	Table	nate-	1.10
$\overline{}$		D	
_	7.75A	mitorasverus.	-
		0674	100
	Parint	M-H-1 BO	
	2304		- 100
	~	WC4*1961-9	
	Fallet.	G+TP	
	535-	Marcat at	4.00
		DETUTABLE A	
	555		on Figure
	555pm	HERE'S NO	a 188
F140000	1000	_	
-	2.7Ge	74 fe	in ter
Name of	12-16-98	1744-1	F-1/-
	11 017 11 017	Marie .	
	VA-100	(Marci)	P. FLA
	_		-
N			men St
	1311.00	invitor and	Bridge Cv
		1	
	-	URCT-IPTION IS	
-	2,004	Berli	m feet

posibilidad de trabajar con los registros H y L se convierte en una ventaja, y no en un inconveniente, como era en el 8008.

Sigamos ahora su ejecución (la instrucción se liama ADD M en el 8080, y ocupa el número 16 en la figura 2.27). Como es habitual, se utilizan los estados T1, T2 y T3 de M1 para tomar al instrucción. Durante el estado T4 se transfére el contenido del acumulador a un registro auxiliar ACT, y se determina la entrada izquierda de la ALU.

Ahora es preciso acceder a la memoria para obtener el segundo byte de datos que debe sumarse al acumulador. La dirección de este byte está contenida en H y L, cuyo contenido, deberá, por tanto, transferirse al bus de direcciones y, mediante este, a la memoria.

	A		-		-	-					
March Marc	April	10	rard	9 9	-19	73	11	13/8	9	71	79
March Marc	April				=		-	_			
March Marc	April	=		_	\rightarrow			=	=	=	_
March Marc	April	_			-			=	=	=	_
March Marc	April			_	-			=	_	_	_
March Marc	April				-	_		_			_
March Marc	April					_	1				Щ.
March Marc	April	225	~	are graph							
	March Marc	200	15-15-1 Bank								
	1	+	R-R-1 B-41	w/ 50°_	8454				-		=
Second	### ### #### #########################	_	2121 242		Wood	nalis nai		_			
		-					action.	2412		_	=
# 1 contains a contain	# 1 of the control of	1			88-98-1	_				-	=
The control of the co	September September	Section 2	MINT. N. P.	Pare	aner	eres bin	Part of	~			_
The control of the co	September September	_									
The control of the co	September September										
The control of the co	September September										
The control of the co	September September										
The control of the co	September September		with rights								
a contract of a	E stranded E S str		and the last of	_	-		-	_		_	_
The state of the s	a constant of the constant of	_			-		_	-	_		-
The state of the s	a constant of the constant of	_	_	_	-	_				-	-
S ACCOUNTS OF THE PROPERTY OF	# cycles c			_			-	_	_	_	_
a strings	a state	-	Incommence of	-	\rightarrow		_			ш	-
a strings	a state				\vdash		_			ш	_
# STANDARD STANDARD	Springer	-	Northwest .				I .				
State of the state	# Anthony and Anth	-	not chance								
State of the state	# Anthony and Anth										
State of the state	# Anthony and Anth		percentage at				1				
Diffe to Haras	Address of principal and princ			-						1	
Ships are about	And an extend of the second of		_	\rightarrow			-		-		
Ships are about	And an extend of the second of		-		-	-	1 -		_	-	-
		200			\rightarrow		-	-	-		
					-			-			
Marie		225	407-01	etrau			_	-			
Service Servic											
STATE OF THE PROPERTY OF THE P											
المساب بين بين من من المناقل		Marinet ^{er}		para 27							
			-								
		_					-	1			

Figura 2.27
Formatos de las instrucciones Intel (continuación).

Durante el ciclo de máquina M2 se lee HL y su contenido se deposita en el hus de direcciones exustamente igual que mo otras instrucciones se depositaba el contenido del PC. Ya se ha indicado que durante T1 se lleva el estado a lhus de datos aunque aqui no se hari uso del mismo. Simplificando las cosas. hacen falta dos estados: uno, para que la memoria las los datos y otro, para que los datos pasen al TMP de la entrada derecha de la ALU.

Ya están, pues, determinadas las dos entradas de la ALU. La situación es idéntica a la que ya hemos visto en la anterior instrucción, ADD A, r; por tanto, no hay más que efectuar la suma. Se recurre también a la técnica de solapamiento traerígiccutar y, en busar de huere la suma en el estado TA de M2 se

		MARK			-				40		
	$\nu_1 \log D_2 \Gamma_0$	0,0,0,0,	~	1988	- 0	*4	-4	*1	167		-
Altergrap		4 1	335	2000		wear		725a	with to	41	-10
1.82-		- 111	П		-	other and		-	serb-rine		г
13+3-	1000					W-80*		222		BHEA	+10
10.00						water.		58G#	4040		
gev.	1411					MINE TO SERVICE STATE OF THE S			101×710		
Date or						40-00		71.20		gurr.	
34-m-	1	4 5				wide.		Wilder.	45-45	41	
Ger.	1211		\vdash	\vdash		99-401 99-18			13571/766	1,456	
Def is	1211		П			medi		CALTA.	_	Gels	-~
Tay des			П			-31-60		4000 m	HC = HC - 1	***	-~
Page .	1	8	П	П		rament select			PROUB CO		
			П	П		ACCUSE.			National dis		
Ann.			П	П		METERS A			appeal (or		
P)IP			П			m tames			1000		
Cate						40.3					1
t-et			П			800					
300	16.7	4	П			141					
		* *	\vdash					1 0.7 ×	16 - 16	40	ei
10-1 m 12		C4 : B				40011345	17.50	3354	M(- M(- 1	49	-2
District.	1112	1141				36 - 51	-	250	10,100,00	42	+2
Cartalina	1 - 1 0	2 - 4 =	\Box			200100	y	E NO	85 - 95 - 7	81	-1
ner					4			1 K3C	41-4	lm*s	e3
********	1.10	C 5 4 6			ner-turns	+00/0940	100	2000	pr-ur	Bere	-1
mer -						9-3		1224	r-p -	#C#1	-0474)
Al no			TT		ser-turns	~					
M34-1		8.11	П		-	Y-p		FACE	n-A -	140	- UP THE
		9167	П			0.9		53%-	34 - 34 -	-	-Outs
ASP-w	1744	2541		\vdash				POF	p-p-1	Exita	-1
***			\Box			-		POF	p-y	0.4	+7.1403
-			\Box			-		E.C.	p-p	Dark	e2
-	1.61		\Box					200	14, 116, 11	40	-3 is
047 00								75.00	4.40	41	
r		1811	$\overline{}$	-		90 mil 14					
6		****	-			#(6.0° 10°) *A		1			-
42	8111	4 - 1 -	_	-	-			17 Sec.	*#CT¥008	-	1

Figura 2.27
Formatos de las instrucciones Intel (continuación).

Figura 2.27
Formatos de las instruci Intel (continuación)

e lee HL y su contenido xactamente igual que en tienido del PC. Ya se ha estado al bus de datos. Simplificando las cosas, la memoria lea los datos. IP de la entrada derecha

os entradas de la ALU, mos visto en la anterior hay más que efectuar la e solapamiento traer/ejeel estado T4 de M2, se

		w	_
- 2	- 11	198	- 2
	NO.		- Year
	E417.00/E	NATIONAL IN	-
	_	Bo's	n/ or
	PATCAGE.	Market Ha	
	7354	4031039-4	
	*	-07-millers	
	5-5-70		100
	Paran	N - N - 1 E	
	*		
	5-50/sm	0474	
	255*		
	7	Marie 19	
		inace 64	
	101.00		a F
164	N. Oak.		
	5250	FL-R 10	o I
righ Fri			-1
-	530r+	trown late	o t
10079	MON TO	W-W-1 2414	-1
	F36.4	9-8 - Jes	+547×848
PC .	11.00		
_	Piller.	U.W.1	-orient
	7000	9191 /6	mount was
	K250	94 - 95 - 1 - 9404	-
	Supplied to	W-W-1 Bets	111111
	7350	M-M-1 Sans	
	732.	ACHICAT III	-1-
	7.00	NAME OF	-1.
	CALIFF		-
		was meet M	
	2535		

retrasa la giecución hasta el T2 de M3. Como se ve en la figura 2.27, durante T2: ACT ± TMP. → A. Por fin se realiza la suma de los contenidos de ACT y TMP. y el resultado se deposita en el acumulador A.

Pregunta: ¿Cuál es el tiempo aparente de ejecución de la instruc-

ción para el programador? Si se utilizase un reloj de 2,5 Mhz, ¿seria de 3,6 µs o de 2,8 µs?

Examinaremos ahora una instrucción más complicada con direccionamiento directo de la memoria que utiliza dos registros invisibles. W v Z:

	941			-			149				
61	1/2	19		7358	- 11	.,	ruin -	7 10	19		
	301004							Ì.			
		_		-							
	witness	_									
-	100100-1		-	-	-	-	-	-1-			
-	DC-CNR-4		-	+		-	-		-		
	1071-768-4							土			
	NO THE LOCAL			⊢	-	-	-	-	-		
	were runn runn		-	-	1		\vdash	+	-		
									-		
-	-	-		-			-	-	-		
	_			_	-		\vdash	+			
		-	-	-		-	1	-	-		
225	R-K-1 6	-		-	-			_		mit Du'T The hold CI	mb.
PARTY.	N-4-1 B	-								200	**
200		-	Fallers		-04"4 318	#000pg	PL- + S11+	Pul I		Parties.	100
505	NC-NC-1 do	17	FRAN	F-11 -	PERMIN!	#100°	PG-9-5211	PA.		MY DAY	mo.
Managha Managha	P-P-1 014	-								-222	140
535	M-Mil Start									Party or	mo-
E1294	Part - Berlingto -	Limes								2000	100
ESC		-11754					-	-	н		
COURT	NIG	-10'VEA					-	_	-		
220-	F-F-1 16%						-		н		
5200	F-F-1 105			-					m		
FACTOR S	gets.	-	FAC	-		DOM:	11 0 00"	e.s ~)	VPL		
2234	Sarte					1			-		
222-	-	Second									
			-	-	-						
							-				

Figura 2.27
Formatos de las instrucciones
Intel (continuación).




Figura 2.28
Transferencia del contenido de
HL al bus de direcciones.

LD A. (nn)

El código de operación es 00111010. La instrucción equivalente del 8080 es LDA addr. Como es habitual, se emplean los estados T1, T2 y T3 de M1 para traer la instrucción de la memoria. También se utiliza T4, pero no puede describirse ningún resultado visible, porque durante esc estado se decodifica la instrucción. En ese momento, la unidad de control averigua que debe tracr los siguientes dos bytes de la instrucción para obtener la dirección a partir de la que debe cargarse el acumulador. El efecto de esta instrucción es cargar el acumulador con los contenidos de memoria cuyas direcciones especifican los bytes 2 y 3 de la misma. Obsérvese que es preciso el estado T4 para decodificur la instrucción; esto podría considerarse una pérdida de tiempo, porque para esa labor basta una parte del estado. pero esa es la filosofía de la lógica sincronizada por reloj. Dado que internamente se utilizan microinstrucciones para llevar a cabo la decodificación y la ejecución, ése es el precio que hay que pagar a cambio de las ventajas de la microprogramación. La estructura de la instrucción aparece en la figura 2.29.

Figura 2.31 Situación posterior a I ción de LD A.

Figura 2.30 Situación previa a de LD A.

Figura 2.29 LD A. (DIRECCION) es una instrucción de tres palabras.






 La instrucción equivahabitual, se emplean los ner la instrucción de la ro no puede describirse le ese estado se decodifica idad de control averigua es de la instrucción para debe cargarse el acumulagar el acumulador con los es especifican los bytes 2 reciso el estado T4 para considerarse una pérdida sta una parte del estado. cronizada por relaj. Dado strucciones para llevar e es el precio que hay que

microprogramación. La

codigo

RECCION E 16 BITS A continuación se toman los dos bytes siguientes de la interferención, que especificarán una dirección (véase la figura 7.30)

El resultado de la instrucción se ilustra en las figuras 2.30 v 2.31 de esta misma página.



Situación posterior a la sjecución de LD A.

Figura 2.30 Situación previa a ≡ ejecución

> La unidad de control (pero no el programador) tiene acceso a dos registros especiales internos del Z80: son los "W" y "Z", ilustrados en la figura 2.28.

MEMORIA

Segundo ciclo de miajunta M2: Como es habitual, los prineres dos estados. T y T2, se utilizan para tomar los contenidos de la posición de memoria PC. Durante T2 se incrementa ci contador del programa. Hacia el final de este estadal, los datos de la memoria quedan disponibles, y aparecen en el has de datos. Al final de T3, la galabria que habita sido tomada de la datos. Al final de T3, la galabria que habita sido tomada de la está disponible en el har de datos, que lo conduce a un registro temporal, Z. Bez № 2 (viesse la figura 23.3).

Ciclo de máquina M3: Una vez más se deposita el PC en el has de direcciones; se incrementa y, por último, se lee en la memoria, y se deposita en el registro W del microprocesador el tercer byte B3. En este punto, al final del estado T3 de M3, los registros internos W y Z contienen B2 y B3, es decir, la direc-




Figura 2.32 El segundo byte de la instruc ción llega a 2.

ción completa de 16 hits originalmente contenida en la memoria en forma de dos palabras tras la instrucción. La ejecución puede ya completarse: W y Z contienen una dirección que debe enviarse a la memoria para extraer el dato; estas operaciones se [levan a cabo en el siguiente cíclo de memoria.

Ciclo de máquitas 344: W y Z envian a la memoria la dirección de 16 bits a través del has e direcciones; al término del estado T2, quedan disponibles los datos correspondientes a contenido de la posición de memoria especificada, que se deposita en A al final del estado T3, con lo que concluye la ejecución de la instrucción.

Lo que acabamos de ver ilustra el uso de una instrucción immediata, que precisa de tres bytes para alimeneata una dirección explícita de dos bytes. Consume cuatro ciclos de memoria, porque necestá i tres veces a esta para tomar los tres bytes de las tres palabras y otra más para trace el dato específicado por la dirección. Se trata de una tantrucción larga pereo. La lexa de que esta desenva de la comoción de

Pregunta: ¿Podria esta instrucción haber utilizado otros registros internos al sistema diferentes de W v Z?

Respuesta: No. Si esta instrucción utilizate otro registros, los H y L por ejemplo, modificará sus contenidos, que habrian perdido al término de la ejecución de la contenido de la los que emplea explicitamente. Si la instrucción carga el acumulador, no ha de destruje el contenido en ingún otro registro: por ello es imprescindible crear dos registros adcionales. W x Z, para uso interno de la unidad de control



MEMORI

contenida en la memoria estrucción. La ejecución n una dirección que debe ato; estas operaciones se memoria.

nvian a la memoria la e direcciones; al término latos correspondientes al specificada, que se depoque concluye la ejecución

luso de una instrucción rea almacenar una direcnatro ciclos de memoria, a tomar los tres bytes de el dato especificado por larga, pero, in la vez, es contenidos especificados nía conocida. Obsérvese los registros W y Z.

utilizado otros registros y Z?

izase otros registros, los contenidos, que habrian n. En un programa se lificará más registros que la instrucción carga el ontenido de ningún otro crear dos registros adide la unidad de control. Pregunta: ¿Podria haberse utilizado el PC en lugar de W y Z.

Respuesta: De ninguna manera. Eso resultaría suicida (queda para el lector la demostración del porqué).

Veremos ahora un nuevo tipo de instrucción, llamada de hibrarentino acida, que modifica la secuencia de ejecución de las instrucciones del programa. Hasta abora hemos supuesto que las instrucciones se ejecutaban unas tras otra, pero veronos que hay algunas que permiten al programador saltar a un punto del programa diferente o, en términos prácticos, saltar a otra zona de la memoria que alberga el programa o a otra dirección. Una instrucción de esta naturaleza e.

JP nn

Como antes, los tres primeros estados de M1 se emplean en tomar la instrucción. En T4 se decodifica ésta, y no se registra ningún otro suceso (X), Los dos siguientes ciclos de máquina se emplean en tomar los bytes 82 y 83 de la instrucción. En M2 se toma 82 y se deposita en el registro interno Z como en la sama, el procesador clará los dos pasos siguientes inentrios antes el como en la seria el como en la como e

Esos dos pasos son: sacar WZ y (WZ) + 1 ▶ PC. En otras palabras, durante la siguiente operación de tomar se utiliza el contenido de WZ en lugar del contenido del PC. La unidad de control tendrá en cuenta que se está dando un salto, y ejecutará el principio de la instrucción siguiente de forma distinta.

El efecto de esos dos estados adicionales es el siguiente: la dirección depositada en el hus de direcciones del sistema será la contenida en W y Z, es decir, se tomará de la dirección contenida en W y Z, lo que, efectivamente, supone dar un salto. Además, el contenido de WZ se incrementa en 1 y se deposita en el contador del programa, para que la siguiente instrucción se tome correctamente utilizando el PC de la forma habitual. El efecto es, pues, el buscado.

Pregunta: ¡Por qué se usan los registros intermedios W y Z en vec de cargar directamente el contenido del PC?

Respuesta: El PC no puede usarse. Si cargásemos la parte inferior del mismo (PCL) con B2 en lugar de usar Z. destruiriamos el PC, y seria imposible tomar B3.

Pregunta: ¿Serla posible utilizar sólo Z en lugar de W y Z?

Respueste: Si, pero el proceso seria más lento. Se podría cargar Z con BZ, tomar a continuación B3 y depositarlo en la mitad superior del PC (PCH), pero ello obligaria a transérir Z al PCL antes de utilizar el contenido del PC, y el avance sería así más lento. Por eso se trabaja con W y Z. Además, y para gamar tiempo. W y Z. no se transíferca al PC, sino que se livvan directamente al bus de direcciones para tomar la instrucción siguiente. Comprender este punto es crucial para comprender la ejecución eficaz de instrucciones dentro del microprocesador.

Pragunta (sólo para el lector con cierta experiencia): ¿Qué onririr a si se produjese um interrupción al finul de M3? (Sí li ejecución de la instrucción se suspendiera en ese punto, de contador del programa señalaria la instrucción siguiente al salto, y la dirección de éste, contenida en W y Z, se perderia.)

La averiguación de la respuesta constituirá un ejercicio provechoso para el lector con cierto nivel de conocimientos. Las destripciones detalladas de instrucciones típicas que hemos visto habrán clarificado la función de los registros y de loi buese internos. Una segunda lectura de todo lo anterior coninbuirá a afíanzar los conocimientos sobre las operaciones que tienen lugar en el interior del Z80.

EL MICROCIRCUITO INTEGRADO Z80

Para completar este capítulo estudiaremos las señales del circuito integrado Z80. Conocer estas señales no macesario para programar, y el lector no interesado por los dealles del Figure 2.33 Patilias de salida del pi nenta en 1 y se deposita e la siguiente instrucción de la forma habitual. El

intermedios W y Z en vez del PC?

Si cargásemos la parte 2 en lugar de usar Z, sible tomar B3.

Z en lugar de W y Z?

s lento. Se podría cargar B3 y depositarlo en la ello obligaria a transfecontenido del PC, y el os trabaja con W y Z, y Z no se transfieren al te al bus de direcciones. Comprender este punto ción eficaz de instruccio-

a experiencia): ¿Qué ocuón al final de M3? (Si la pendiera en ese punto, el a instrucción siguiente al tida en W y Z, se perde-

nstituirà un ejercicio proel de conocimientos.

rucciones tipicas que hei de los registros y de los e todo lo anterior contriobre las operaciones que

O Z80

diaremos las señales del señales no es necesario esado por los dealles del soporte físico puede saltarse esta parte con toda tranquilidad. La disposición de las patillas del Z89 se ilustra en la figura 3.5 El has de direcciones y el de datos, a la derecha del dibujo, cumplen su función habitual, ya desertia al principio del calbujo. Los Estudiaremos aqui las sehales del hus de control, que aparecen nel lado izuaierdo de la misma figura.




Figura 2.33
Patillas de salida del µP del
780

Esas señales de control se dividen en cuatro grupos, y comenzaremos su descripción por la parte superior del dibujo.

La entrada del reloj es Φ. El Z80 necesita una resistencia de 330 ohmios, que se conecta a las entradas Φ y a la toma de 5 voltios; a 4 MHz hace falta un amplificador externo para el reloj.

Las dos schales del bas de control, BUSRQ y BUSAK, sirven para desconectare i 280 de sus buses; you on utilizadas, sobre todo, por el DMA (acceso directo a la memoria, direct memory acresa), aunque son igualmente accessibles por otro procesadores del sistema BUSRQ es la schal de solicitud de bus; en respuesta a ella. el 280 pone sus his de direcciones y de datos y las señales de control de la sabida de triple estado en situación de alta impedancia al termino del circlo de miaguina en curso. BUSAK es la señal de reconocimiento emitida por el 230 una resu por los buses han pasado a situación de afla impedancia al tos formes han pasado a situación de afla impedancia al tos formes han pasado a situación de afla impedancia al tos formes han pasado a situación de afla impedancia al tos formes han pasado a situación de afla impedancia al tos formes han pasado a situación de afla impedancia al consenio del consenio

Seis de las señales de control del Z80 están relacionadas con

su estado interno o con el secuenciamiento: INT y NMI son dos señales de interrupción. INT es la solicitud de interrupción habitual flas interrupcións. Estataria en la constanta de la constanta del constanta de

NMI es la interrupción no enmascarable, aceptada siempre por el Z80, que salta a la posición hexadecimal 0066 (suponiendo, igualmente, que BUSRQ no esté activada). Se describe

en el capitulo 6.

WAIT (esperar) es la señal que se utiliza para sincronizar el 280 con los dispositivos de memorio o de entrada y salida de baja velocidad. Cuando se activa, la señal indica que la memoria o el dispositivo no están todavía listos para la transferencia de datos; como respuesta, la CPU del 280 entra en un estado especial de espera hasta que la señal WAIT se inactiva, momento en el que continúa la secuenciación norma:

HALT (alto) es la señal de reconocimiento que envia el Z80 después de haber ejecutado una instrucción HALT. En este estado, el Z80 espera una interrupción externa mientras continua ejecutando ininterrumpidamente instrucciones NOP para

refrescar la memoria

RESET es la señal que habitualmente inicializa el μP. Pocapacita el biestable de programa y los registros I y R; incapacita el biestable de permisión de interrupcione y pone a "O" la función de interrupción. Normalmente se utiliza tras haber conectado la alimentación de la placa.

CONTROL DE LA MEMORIA Y DE LA E/S

El Z80 genera seis señales de control de la memoria y de los dispositivos de E/S.

MREQ es la señal de petición de memoria, que indica que la dirección presentada en el hus de direcciones es válida. A continuación puede efectuarse en la memoria una operación de lectura m escritura.

M1 es el ciclo de máquina 1 que corresponde a la fase tomar de una instrucción. Resumen de

0 están relacionadas con

niento: interrupción. 1NT es la interrupciónes se tratarán ueden conectarse varios ando se presenta en la -y si el biestable interno a encuentra en el estado puesto de que la entrada ión emitira una señal de durante el estado MI. El se describe en el capise se describe en el capi-

arable, aceptada siempre hexadecimal 0066 (suposté activada). Se describe utiliza para sincronizar el

o de entrada y salida de eñal indica que la memostos para la transferencia l Z80 entra en un estado AIT se inactiva, momen-

n normal.

imiento que envía el Z80
rucción HALT. En este
a externa mientras contiinstrucciones NOP para

ente inicializa el µP. Polos registros I y R; ininterrupciones y pone a malmente se utiliza tras la placa.

DE LA E/S

ol de la memoria y de los memoria, que indica que

direcciones es válida. A emoria una operación de

e corresponde a la fase

IORQ es la petición de entrada/salida. Indica que la dirección de ES presentada en los his 0-7 de liba de direcciones es valida. A continuación puede efectuarse una operación E/S de lectura o escritura. IORQ se entile también justo con MI cuando el Z80 reconoce una interrupción: esta información puede ser aprovedada por microricuitos externos para colocael vector de respuesta a la interrupción en el liba de disto (las operaciones E/S normales nuncia tienen lugar durante el estado MI: la combinación IORQ más MI indica una situación de reconocimiento de interrunción

RD es la señal de lectura (utilizada en combinación con MREQ n IOREQ), e indica que el 280 está listo para leer el contenido del bas de datos en un registro interno. Puede utilizarla un circuito externo de memoria o de E/S para depositar datos en el bas de datos.

WR es la señal de escritura utilizada en combinación con MREQ o IOREQ. m indica que el bus de datos contiene un dato válido, listo para ser escrito en el dispositivo específicado.

RFSH es la señal de refresco. Cuando se activa, los siete bits inferiores del fues de direcciones contienen una dirección de refresco para memorias dinámicas. En ese momento se utiliza la señal MREO para proceder al refresco levendo la memoria.

Resumen del hardware

Con esto terminames la descripción de la organización interna del Z80. Los detalles exactos del suporte físico no son importanes en el contexto en que nos estamos moviendo, pero si es encesarios suber la función de cuda uno de los registros, que debe conocerse perfectamente antes de pasar a los capitulos siguentes. Veremos a contituación el conjunto de instrucciones del Z80 y las técnicas básicas de programación de este microprocesador.



Té de

Introducción

Técnicas básicas de programación

Introducción

El objetivo de este capitulo es enseñar las técnicas elementales necesarias para escribir programas con el 280, Presentarmos aqui conceptos nuevos, como son los de organización de registros, bueles y subrutinas. Las técnicas de programación se centrarian exclusivamente en los recursos internas del 280, es decir, en los registros. Desarrollaremos, además, programas reales, en particular programas aritméticos que servirin para listrar los conceptos expuestos y para utilizar instrucciones reales. Veremos así qué instrucciones hay que emplear para manipular la información en les inemoria y el p.P. y dentro de esta última. En el capítulo siguiente analizaremos con todo detalle has instrucciones de que efispone el 280, El capítulo 5 ria detalle sinstrucciones de que efispone el 280. El capítulo 5 ria de la manejo de la información fierar del 280 o, lo que esto mismo, a las técnicas de entreda y salida-

En este capítulo aprenderemos, sobre todo, con la práctica, se tatular programas de complejidad creciente aprenderemos la función de las diferentes instrucciones y de los registros, y aplicaremos los conceptos ya desarrollados. No obstante, hay uno muy importante —el de técnicas de direccionamientoque, por su aparente complejidad, no abordaremos hasta el capitulo 5.

Tras esta breve introducción, pasaremos sin más a escribir algunos programas, empezando por los aritméticos. La figua 3.1 recoge el "modelo para el programador" de los registros del 780.

	GRUPO P	RINCIPAL		GRUPO AL	TERNATIVO	
(111)	A (ocumulador)	f (bandevas)] [Α-	F]
0001	В	c	(001)	- 6	C'	1
(0:0)		E	(011)	D.	E.	regis gene
(100)	H Ł		(101)	н	Ľ.	1)
	(vector de int.)	II (sefresco mem.				
	l.		REGIST DE INC			
-		p	110000	HUE		
ŀ	(pointere) P (contador di		-			

Figura 3.1 Registros del 280.

Programas aritméticos

Son programas artiméticos los de suma, resta, multiplicación y división. Los presentados aquí funcionarán con enteros, bier positivos binarios, bien en notación de complemento a discorrespondiendo en este áltimo caso el bit de la izquierda y signo (vase en el capítulo 1 la descripción de la notación el complemento a dos).

SUMA DE 8 BITS

Vamos a sumar dos operandos de 8 his denominados OP, OP2 almanenados, respocitivamente, en las direcciones é memoria ADR1 y ADR2. Limaremos a la suma RES, y la dianacenaremos en la dirección ADR3. Todo esto quoda recedo en la figura 32. El programa encargado de realizar la sum est el sieutente.

Suma de 8 bits: OP1 + OP2.

Figura 3.2

to abordaremos hasta el

aremos sin más a escribir los aritméticos. La figura nador" de los registros del

UPO ALTERNATIVO

A'	F	
8.	C.	1
D.		registro généra
Hr.	L'	1)

Figure 3.2 Suma de 8 bits: RES -OP1 - OP2


suma, resta, multiplicación tionarán con enteros, bien de complemento a dos. el bit de la izquierda al rinción de la notación en

8 bits denominados OP1 te, en las direcciones de os a la suma RES, y la . Todo esto queda recogiInstrucciones

A. (ADR1) HL, ADR2 ADD A. (HL) LD (ADR3), A

CARGAR OPI EN A CARGAR LA DIRECCION DE OP2 EN HL SUMAR OP2 A OP1

DEJAR EL RESULTADO RES EN ADR3



Este es nuestro primer programa. Las instrucciones están a la izquierda, y los comentarios a las mismas, a la derecha, Examinémoslo con más detenimiento. Se trata de un programa de cuatro instrucciones (se llama instrucción a cada una de las lineas, y se ha expresado aqui de forma simbólica). El programa ensamblador traducirá cada una de esas instrucciones a uno. dos, tres o cuatro bytes, aunque este extremo no es de nuestra incumbencia.

En la primera linea se especifica que el contenido de ADR1 se cargue en el acumulador A. Como se ve en la figura 3.2, ese contenido es el primer operando "OP1"; por tanto, el resultado de la primera instrucción es la transferencia de OP1 desde la memoria al acumulador; el movimiento se ilustra en la figura 3.3. "ADR1" es una representación simbólica de la dirección real de 16 bits que se encuentra en la memoria. El símbolo ADR1 se definirá en otra parte el programa; podría, por ejemplo, definirse como igual a la dirección "100".




Figura 3.3 LD A, (ADR1): se carga DP1 de la memoria.

Figura 3.4 ADD A, (HL).

Esta instrucción de curgu da lugar a una operación de lectura de la dirección 100 (sebase la figura 33), cuyo contendo recorrecá el bus de datos hasta el acumulador, en el que queda depositado. Recordaremos del capitulo anterior que las operaciones lógicas y artiméticas actioan sobre el acumulador como uno de los operandos fuente (diffijase al mencionado capitulo para más detalles). Como queremos sumar los dos valores OPI y OP2, el cumpo de la derecha de la instrucción se lama OPI y OP2. El cumpo de la derecha de la instrucción se tlama durante la traducción, pero de fodas formas se incluye en di programa por razones de legibilidad. Para entender lo que have el programa, es de capital importancia cuar buenos comentario les lo que se llama decementar un programa.

En este caso el comentario se explica a sí mismo: el valor de OP1, que se encuentra en la dirección ADR1, se carga en al acumulador A.

El resultado de esta primera instrucción se ilustra en la figura 3.3. La segunda instrucción del programa es:

LD HL, ADR2

Obliga a "cargar ADR2 en los registros H y L". Para lete n la memoria el segundo operando OP2, antes debemos colocar su dirección en un par de registros del Z80, como H y L. A continuación podemos sumar el contenidio de la posición de memoria cuya dirección está en H y L al acamulado.

ADD A. (HL)

Como se ve en la figura 3.2, el contenido de la posición de memoria ADR2 es OP2, nuestro segundo operando. El conteniLD (ADR3), A (guardar e mulador en la memoria).



gar a una operación de gura 3.3), cuyo contenido mulador, en el que queda o anterior one las operabre el acumulador como al mencionado capítulo mar los dos valores OPI OPI en el acumulador; nidos del mismo, es decir, de la instrucción se llama ensamblador lo ignora formas se incluye en el Para entender lo que hace


usar buenos comentarios ca a ni mismo: el valor de on ADR1, se carga en el trucción se ilustra en la

rograma).

el programa es:

gistros H v L". Para leer P2, antes debemos colocar iel Z80, como H y L. A enidio de la posición de L al acumulador.

ntenido de la posición de ndo operando. El contenido del acumulador es en este momento OP1, el primer operando. Como resultado de la ejecución de esta instrucción, se toma OP2 de la memoria v se suma a OP1, como ilustra la figura 3.4.



La suma se deposita en el acumulador. El lector recordará que, en el caso del Z80, el resultado de las operaciones aritméticas se deposita en el acumulador. En otros procesadores puede depositarse en otros registros o volver a la memoria.

La suma de OP1 y OP2 está, pues, en el acumulador. Para completar el programa no tenemos más que transferir el contenido de aquél a la posición de memoria ADR3 para almacenar el resultado en la posición especificada. Esta operación es la que realiza la cuarta instrucción del programa:

LD (ADR3), A

Esta instrucción carga el contenido de A en la dirección ADR3. El efecto de la misma queda ilustrado en la figura 3.5.



Figura 3.5 LO (ADR3), A (guardar el acumulador on III memoria).

Figura 3.4 ADD A. (HL).

> Antes de la ejecución de la operación ADD, el acumulador contiene OP1 (véase la figura 3.4). Tras la suma se ha escrito en el mismo un nuevo resultado, que es "OP1 + OP2". Recuérde

se que el contenido de cualquier registro interno del microprossador, al igual que el de cualquier posición de memoria, permanece invariable tras una operación de lectura. En otra palabras, lere el contenido de un registro a de una posicion de la memoria no altera ese contenido. Este cambia únicamente al las operaciones de escritaru. En el caso que nos cuopa, lor contenidos de las posiciones de memoria ADR y ADR2 permanecen invariables a lo largo de todo el programa. Se embargo, tras la insurcución ADD, el contenido del acumbidor no consecuencia, su contenido anterior se nierdo.

En lugar de ADR1, ADR2 y ADR3 pueden utilizarse direciones numéricas reales. Para trabajar con direcciones simbólcas es preciso utilizar lo que se llaman "seudoinstruccione", que específican el valor de tales direcciones simbólicas para que el programa ensamblador pueda reemplazarlas por las direcciones físicas veraderas. Esas seudoinstrucciones podrána ser:

ADR1 = 100H ADR2 = 120H ADR3 = 200H

Ejercicia 3.1: Consultanda exclusivamente la tabla de instrucciores del finat del libro, escribase un programa que same don números almacenadas en las posiciones de memoria LOCI y LOC2 y deposite el resultado en la posición LOC3. Cempáres el programa con el une acaba de estudiarse.

SUMA DE 16 BITS

El programa de suma de 8 bits sirvé únicamente para suma números de 8 bits es dexi, números comprendidos cutte d' 255, si se trabaja en notación biraria absolutá. En la práctica, cusi siempre es precelso trabajar con números de 16 bits o mis y, por tanto, recurrir a la precisión múltiple. Presentaremos aquí algunos ejemplos de operaciones artiméticas en 16 bits que fiarilmente podrán extrapolarse a 24. 32 o más (siempre múltiplos de 8) Suponderemos que el primer operando está almaceas-de en las posicions de memoria ADR1 y ADR1-1. Como OPI es esta vez un número de 16 bits, necestará dos posiciones de 8 bits. De la misma forma. OP2 se almacena en ADR2 y ADR2-1. El resultado se deposita en las direcciones ADR3 y ADR3-1. La figura 36 ilustra todo esto; H denota la misma superior tibis 8 a 15) y E la inferior fisto s o 7).

Figura 3.6 Operandos de la sum bits. ro interno del microproceosóción de memoria, perón de lectura. En otras stro o de una posición de siste cambia únicamente en caso que nos ocupa. los oria ADR1 y ADR2 pertodo el programa. Sin contenido del acumulador o el la salida de la ALU; or se pierde.

13 pueden utilizarse direccon direcciones simbólinan "seudoinstrucciones", iones simbólicas para que plazarlas por las direcciotrucciones podrían ser:

nte la tabla de instruccioa programa que sume dos ones de memoria LOC1 y posición LOC3. Compárese

municamente para sumar comprendidos entre 0 y absoluta. En la prieticiaúneros de 16 hits o más tiple. Presentaremos aqui timéricas en 16 hits que 32 o más (siempre múltioperando está almacona-23 o más (siempre múltioperando está almaconatestatra dos posiciones de almacena en ADR2 y n las direcciones ADR3 esto: H denota la mitad (bits 0 a 7.

	MEMORIA
LDR1 - 1	(OPI)H
ADAT	(OP1)L
ADR2-1	(QF2)H
ADR2	(QPZ)L
QR3 1	(RES)H
ADR3	(RES) L

Figure 3.6 Operandos de la suma de 16 bris

Este programa sigue la misma lògica general que el anterior. En primer lugar, se suman las dos mitades inferiores de los dos operandos, porque el microprovesador sión puede operar de 8 en 8 bits. El acarreo que podera generar cas soums es danacena ción se suman las dos mitades de orden superior de los dos operandos y el acarreo, y el resultado se guarda en la memoria. El programa es el siguiente:

		DE OPI
LD	HL, ADR2	CARGAR DIRECCION DE LA MI
		TAD INFERIOR DE OP2
		SUMAR OPI Y OP2 (INFERIORES
LD	(ADR3). A	ALMACENAR EL RESULTADO (IN
		FERIOR)
LD	A. (ADR1-1)	CARGAR LA MITAD SUPERIOR
		DE OP1
DEC	HL	DIRECCION DE LA MITAD SUPE
		RIOR DE OP2
ADC	A. (HL)	(OP1 + OP2) SUPERIOR + ACA
		DRCO

LD (ADR3-1), A ALMACENAR EL RESULTADO

(SUPERIOR)

LD A. (ADRI) CARGAR LA MITAD INFERIOR

Las primeras cuatro instrucciones del programa son idénicas a las utilizadas para la suma de 8 bits de la sección anterior y dan lugar a la suma de las mitades menos significativas (bits 6 a 7) de OP1 y OP2. La suma, llamada "RES", se deposita en la posición de memoria ADR3 (véase la figura 36).

El posible acarreo ("0" o "1") que pudiera resultar de la suma se almacena automáticamente en el bit de acarreo C de registro de estado (registro F). Si los dos números genera acarreo, el bit C será igual a "1"; en caso contrario, su valor

será "0".

Las cuatro instrucciones siguientes son también básicamente iguales a las del programa de 8 bits a que nos estamos refiriendo. En este caso sirven para sumar las mitades má significativas (o mitades superiores, es decir, los bit

1 a 15) de OP1 y OP2 y cualquier acarrec, y almacenar el resultado es

ADR3-1

Ties la ejecución de este programa de 8 instrucciones de resultado de 16 bis sagarece almacenado en las posiciones de memoria ADR3 y ADR3-1. Se observará, no obstante, que ba una diferencia entre las dos partes del programa: en efecto, la instrucción "ADD" utilizada en la primera parte (instrucción tercera) no aparece en la segunda. Dicha instrucción suma do operandos, con independencia del actarreo. En la segunda part es ha empleado en se lugar otra, lamada "ADC" que sum dos operandos más cualquier acarreo que pudiera labest correcto. Como la suma previamente ejectudad sobre las misdes inferiores puede dar lugar a un acurreo, es preciso tener siste en cuenta en las instrucciones de la segunda parte.

La cuestión que surge inmediatamente es: ¿qué courrira la suma de las mitades superiores de los operandos tambit diese lugar a un acarreo? Hay dos posibilidades. la primera es suponere que se trata de un error : este programa está pensido para trabajar con resultados de hasta le bits, pero no de 17. Li otra es incluir instrucciones adicionales para verificar precisemente la posibilidad de que se produzea un acarreo al final de procurama. Se trata de la primera de una larga serie de decisio

nes que ha de tomar el programador.

Nota: Hasta ahora hemos supuesto que la mitad superior de un operando se alimacena "ecolimid" de la infeiro, se decir, en dirección de memoria inmediatamente inferior. Pero las cosa no son necessiramente así, y de hecho, en el 280 las direccionos se alimacenan al revés; primero, la mitad inferior, y a continuación. la mitad apperior en la siguiente posición de memona Con el fin de trabajar en una convención común para direccio nes y datose, es recomendable ou el también éstos se alimacene. Figura 3.7 Almacenamiento de opera en orden inverso. del programa son idéntibits de la sección anterior nenos significativas (bits 0 a "RES", se deposita en la a figura 3.6).

ue pudiera resultar de la n el bit de acarreo C del os dos números generan a caso contrario, su valor

son también básicamente bits a que nos estamos sumar las mitades más s decir, los bit 8 a 15) de almacenar el resultado en

ma de 8 instrucciones, el ado en las posiciones de ará, no obstante, que hay el programa; en efecto, la vimiera parte (instrucción cha instrucción suma dos rreo. En la segunda parte treo. En la segunda parte treo ten la vimiera parte o que pudiera haberse ra obtener un resultado ejecutada sobre las mitaarreo, es preciso tener éste parte, es preciso tener este de la programa de programa de la companya parte de la companya

le los operandos también sobiblidades: la primera es te programa está pensado 16 bits, pero no de 17. La les para verificar precisazea un acarreo al final del una larga serie de decisiorio que la mitad superior de

segunda parte. sente es: ¿qué ocurriria si

M.
o que la mitad superior de
e la inferior, es decir, en la
te inferior. Pero las cosas,
o, en el Z80 las direcciones
tad inferior, y a continuante posición de memoria,
ción común para direcciombién éstos se almacenen

con la parte inferior sobre la superior. La situación se ilustra en la figura 3.7.



Figura 3.7 Almacenamiento de operandos en orden inverso.

Al trabajar con operandos de varios bytes, es importante tener en cuenta dos convenciones decisivas:

- el orden en que se almacenan los datos en memoria.
 - la zona que señalan los apuntadores (byte inferior o byte superior).

Los ejercicios 3.2 y 3.3 están pensados para aclarar estas cuestiones.

- Ejercicio 3.2: Vuelva a escribir el programa de suma de 16 blts con la organización de memoria descrita en la figura 3.7.
- Ejercicio 3.3: Supóngase uhora que ADR1 no señala hacia la mitad inferior de OP1 (como en las figuras 3.6 ó 3.7), sino hacia la superior (figura 3.8). Vuélcase a escribir el programa teniendo en cuenta esta nuera concención.

Es el programador quien decide cómo se almacenan los memos de 16 bits y también si las referencias de dirección señalan a la mitad inferior de dichos números o a la superior. Es otra decisión que hay que aprender a tomar durante el diseño de algoritmos y estructuras de datos.




Figura 3.8 Punteros del byte superior.

Los programas que acabamos de examinar son programa tradicionales, que utilizan el acumulador. Veremos a continuación una alternativa al de 16 bits, que trabaja no con d acumulador, sino con algunas de las instrucciones especiales de 16 bits de que dispone el Z80. Supondremos que los operandos están almacenados tal como describe la figura 3.6. El programa es el siguiente:

LD HL. (ADR1) CARGAR HL CON OPI LD BC. (ADR2) CARGAR BC CON OP2

SUMAR 16 BITS ADD HL. BC LD (ADR3), HL ALMACENAR RES EN ADR3

Lo primero que llama la atención en este programa i que es mucho más corto que el anterior. Se dice que es ma "elegante". Con ciertas limitaciones, los registros H y L del 281 pueden utilizarse como un acumulador de 16 bits.


Ejercicio 3.4: Con las instrucciones de 16 bits que acabamos à presentar, escribase un programa de suma para operania de 32 bits, suponiendo que éstos se almacenan como describe la figura 3.9.

Resnuesta:

LD HL. (ADR1) D BC. (ADR2)

ADD HL. BC

Figura 3.9 Suma de 32 hiro



examinar son programas dor. Veremos a continuaque trabaja no con el instrucciones especiales de dremos que los operandos la figura 3.6. El programa

I. CON OPI CON OP2 BITS

er de 16 bits.

R RES EN ADR3 n en este programa es que ior. Se dice que es más

os registros H v L del Z80 le 16 bits que acabamos de de suma para operandos almacenan como describe la Figure 3.9 Suma de 32 hirs LD (ADR3), HL HL, (ADR1 + 2) LD BC, (ADR2 + 2) ADC HL, BC LD (ADR3 + 2), HL

> AMENIDRIA. ADR1 - 3 GFR1 ADRI INFERIOR OPRZ INFERIOR

Ahora que ya sabemos programar la suma binaria, podemos pasar a la resta

RESTA DE NUMEROS DE 16 BITS

La resta de 8 bits es demasiado sencilla, así que la dejaremos como ejercicio y pasaremos directamente al problema de restar números de 16 bits. Como es habitual, los dos números OP1 y OP2 se almacenan en las direcciones ADR1 y ADR2, suponiendo una disposición de memoria similar a la ilustrada en la figura 3.7. Para restar se sustituye la instrucción ADD por la SBC.

Ejercicio 3.5: Escribir un programa de resta.

El programa aparece a continuación, y las rutas seguidas por los datos se muestran en la figura 3.10.

LD HL (ADR1) OPI EN HL LD DE (ADR2) OP2 EN DE AND A SBC HL DE ELIMINAR ACARREO OPI - OP2 LD (ADR3), HL RES EN ADR3

El programa es básicamente igual al de suma de 16 bits. Sin embargo, mientras que el Z80 tiene dos tipos de suma eregistros dobles — ADD y ADC —, solo cuenta con una resu-SBC, Como consecuencia de ello, ha habido que introducir do cambios.






Figura 3.10 Carga de 15 bits. LD HL, (ADR1).

El primero es el uso de SBC en lugar de ADD.

El segundo es la instrucción "AND A", utilizada pareliminar la bandera de acarreo antes de restar. Esta instrucción no modifica el valor de A.

La preaución es necesaria; porque el Z80 dispone de de formas de suma, con y sin acarroc, no los registros H y L peis sólo de una resta. SBC, o resta con acarreo, cuando trabaja el el par de registro HL. Como SBC time en cuenta automática mente el valor del bit de acarreo, es preciso poner este a 0 anta de ejectual ra operación, y eso es precisamente lo que hace la instrucción "AND A".

Ejercicio 3.6; Escribase de nuevo el programa de resta sin usar la instrucciones especiales de 16 hits.

Ejercicio 3.7; Escribuse el programa de resta para operandos de l bits. ión, y las rutas seguidas ira 3.10.

IL DE ACARREO

DR3

al de suma de 16 bits. Sin dos tipos de suma en olo cuenta con una resta: habido que introducir dos

(GP1)L ADR1
(GP1)H ADR1 - 1

lugar de ADD. AND A", utilizada para de restar, Esta instrucción

ue el Z80 dispone de dos n los registros H y L. pero icarreo, cuando trabaja en ene en cuenta automáticapreciso poner éste a 0 antes ecisamente lo que hace la

ograma de resta sin usar las

e resta para operandos de 8

Hay que recordar que, en la aritmética en complemento a dos, el valor final de la bandera de acarreo no tiene significado. Si, como resultado de la resta, se produce una situación de desbordamiento, entrará en juego el bit correspondiente (bit V) del registro de estado, cuyo valor podrá verificarse.

Los ejemplos que acabamos de estudiar corresponden a sencillas sumas y restas binarias, pero es necesario trabajar en otras formas de representación aritmética, y en particular en RDC.

Aritmética BCD

SUMA BCD DE 8 BITS

El concepto de notación artitutifica BCD se expuso en el capitulo I, pero recordaremos aqui sus caracteristas estenciales. Se utiliza, sobre todo, en aplicacions contables, en las que es de rique conservar en el resultado todas las cifras sagnificativas. En otación BCD se emplea un utilide de 4 bits para almacenar uma cifra decimal (de 0 a 9) de manera que un byle de 8 hist representa dos cifras BCD (BCD condensalo). Veamos altora como se suman dos bytes de dos cifras BCD Cada uno.

Para identificar la naturaleza del problema, analizaremos antes algunos ejemnlos numéricos.

Sea la suma de "01" y "02":

"01" se representa como 0000 0001 "02" se representa como 0000 0010

El resultado es 0000 0011

que es la representación BCD de "03" (si duda al deducir los equivalentes BCD, consulte la tabla de conversión del final del libro). Este caso ha sido muy fácil. Veamos otro:

"08" se representa como 0000 1000 "03" se representa como 0000 0011

Ejercicio 3.8: Calcúlese la suma de los dos múneros de arriba en notación BCD. ¿Que se obtiene como resultado?

Respuesta: Si el resultado es "0000 1011", lo que ha obtenido es la suma hinaria de 8 y 3, es decir, 11 en representación binaria. Lo que ocurre es que "1011" no es un códiao BCD

rálido. De lo que se trata es de obtener la representación BCD de "11", es decir, 00010001.

El problema radica en que la representación BCD utila biniciamente las primeras dise combinaciones de cuatro cimpara codificar los simbolos decimales 0 a 9. Las seis posible combinaciones que quedan no se usan. y "1011" es una de els: En otras palabras, sempre que la suma de dos cifras BCD se mayor que 9, hay que añadir 6 al resultado para saltar pa encima los seis códigos que no se usan.

En efecto, al sumar la representación binaria de "6" a 1001

1011 (resultado binario no permitido + 0110 (+ 6)

se obtiene: 00010001

que es "11" en notación BCD. Por fin hemos obtenido resultado correcto.

Este "ejemplo ilustra una de las dificultades básicas que plante la notación BCD, a saber: la necesidad de compensari existencia de esis códigos que no se usan. Para corregir resultado de la suma binaria se utiliza una instrucción "DAA" llamada "ajuste decimal" (la instrucción suma 6 si el resultado llamada "ajuste decimal" (la instrucción suma 6 si el resultado por la companya de la companya del la companya de la co

es mayor que 91. El mismo ejemplo servirá para ilustrar el problema siguate. El acarroo procede de la cifra BCD inferior (la de la deretti y pasa a la de la izquierda. Es preceso tener en cuenta si acarreo interno y sumarlo a la segunda cifra BCD, cosa qui hace automáticamente la instrucción de suma. Sin embargo, cos frecuencia conviene detectar este acarreo interno del bit 3 d⁴ ("Semilicarreo"), bara lo que se emplea la bandera H.

llustraremos todo esto con el siguiente ejemplo, un programa que suma los números BCD "11" y "22";

LD A. 11H CARGAR EL LITERAL BCD "11"
ADD A. 22H SUMAR EL LITERAL BCD "22"
AJUSTE DECIMAL DEL RESULTA
DO
DO

LD (ADR), A ALMACENAR EL RESULTADO

En este programa hemos introducido un simbolo nue,
"H"— que, situado dentro del campo del operando de l
instrucción, indica que el dato al que sigue se expresa e
notación hexadecimal. Lus representaciones hexadecimal y BCI
de las cifras "O" a "9" son idénticas. En este caso querena
sumar los literales (so constances "I" 1" v 22", y almacenar

obtener la representación

epresentación BCD utiliza inaciones de cuatro cifras es 0 a 9. Las seis posibles n. y "1011" es una de ellas, tuma de dos cifras BCD sea resultado para saltar por

ción binaria de "6" a 1001:

usan.

ado binario no permitido)

or fin hemos obtenido el

is dificultades básicas que necesidad de compensar la se usan. Para corregir el za una instrucción "DAA", ción suma 6 si el resultado

ustrar el problema siguien-D inferior (la de la derecha) reciso tener en cuenta este anda cifra BCD, cosa que de suma. Sin embargo, con arreo interno del bit 3 al 4 plea la bandera H.

LITERAL BCD "11" LITERAL BCD "22" ECIMAL DEL RESULTA-

AR EL RESULTADO

ducido un símbolo nuevo campo del operando de la que sigue se expresa en aciones hexadecimal y BCD as. En este caso queremos 11" y "22", y almacenar el resultado en la dirección ADR. Cuando el operando se especifica como parte de una instrucción, como el ejemplo que nos ocupa, se habla de direccionamiento inmediato (en el capítulo 5 se analizarán en detalle las diversas formas de direccionamiento), Almacenar el resultado en una dirección específicada, como LD (ADR). A se llama dirección absoluto cuando ADR representa una dirección del 6 bits.



Figura 3.11 Almocenamiento de cifras BCD.

Este programa es análogo al de suma binaria de 8 bits, pero con la nueva instrucción "DAA", de la que mostraremos el funcionamiento con un ejemplo. Empecemos por sumar "11" y "22" en BCD:

$$\begin{array}{c}
00010001 & (11) \\
+ 00100010 & (22) \\
= 00110011 & (33)
\end{array}$$

El resultado, alcanzado con las reglas de la suma binaria, es correcto.

Sumemos ahora "22" y "39" con las mismas reglas de la suma hinaria;

"1011" es un código BCD no permitido, porque en BCD se utilizan sólo los primeros diez códigos binarios y se saltan los seis siguientes; por tanto, habra que hacer aqui lo mismo, e decir, sumar 6 al resultado;

que es el resultado BCD correcto.

Ejercicio 3.9: ¿Podria colocurse en el programa la instrucción DAA después de la LD (ADR). A?

RESTA BCD

A primera vista, la resta en BCD parece una cosa ma complicada. La operación se realiza sumando el complemento dies del número, igual que se sumaba el complemento a dos par realizar la resta binaria. El complemento a 10 se calcula dete minando el de 9 y sumando 1. lo que en un miserporecesada normal consume de tres a cuatro operaciones: sin embargo. E 280 dispone de una potente instrucción DAA, que simplifica de

La instrucción DAA ajusta automáticamente el valor de resultado del acumulador en función del valor de las bandea C. H y N, antes de DAA, a su valor correcto (véase el capital siguiente para más detalles sobre DAA).

SUMA BCD DE 16 BITS

Esta operación se realiza exactamente igual que la binancorrespondiente. El programa es el siguiente:

1.D	A.(ADRI)	CARGAR (OPI) EN A
1.D	HL. (ADR2)	CARGAR ADR2 EN HL
ADD	A.(HL)	(OP1 + OP2) INFERIOR
DAA		AJUSTE DECIMAL
LD	(ADR3). A	ALMACENAR EL RESULTADO (IN-
		FERIOR)
LD.	A. $(ADR1 + 1)$	CARGAR (OPI) H EN A
INC	HL	PLINTERO A ADR2 + 1
ADC	A.(HL)	(OP1 + OP2) SUPERIOR + ACA-

hacer aqui lo mismo, es

ultado binario)

el programo la instrucción

D parece una cosa muy sumando el complemento a el complemento a dos para ento a 10 se calcula deterue en un microprocesador peraciones; sin embargo, el on DAA, que simplfica las

omáticamente el valor del del valor de las banderas correcto (véase el capítulo

mente igual que la binaria siguiente:

DR2 EN HL INFERIOR CIMAL AR EL RESULTADO (IN-

IPU EN A

OPITHEN A

A ADR2 + I SUPERIOR + ACA- DAA AJUSTE DECIMAL LD (ADR3 + I) A ALMACENAR EL RESULTADO (SUPERIOR)

RESTA EN BCD EMPAQUETADO

Ya se han descrito los procedimientos elementales de suma y resta BCD. Sin embargo, en la práctica habitual, los números BCD tienen un número variable de bytes. Como ciemplo simplificado de resta en BCD empaquetado supondremos que las dos cantidades localizadas en N1 y N2 tienen el mismo número de bytes BCD, número que se llama CUENTA. La organización de registros y memoria se muestra en la figura 3.12. El programa és el siguiente:

BCDPAK	LD	B. CUENT	ГА
	LD	DE, N2	
	LD	HL. NI	
	AND	A	ELIMINAR ACARREO
MENOS	LD	A. (DE)	BYTE N2
	SBC	A. (HL)	N2 - N1
	DAA		
	LD	(HL). A	ALMACENAR EL RE- SULTADO
	INC	DE	
	INC	HL	
	DINZ	MENIOS	DECREMENTAR # V

N1 y N2 son las direcciones en que están almacenados los números BCD, direcciones que se cargan en los pares de registros DE y HL:

BCDPAK	LD	B. CUENTA
	1.D	DE, N2
	i.D	HL. NI

A continuación, antes de la primera resta, hay que eliminar el bit de acarreo. Ya se ha dicho que hay varias formas de hacerlo. Una de ellas es:

AND A

REPETIR HASTA B = 0




Figura 3.12 Resta en BCD empaquetado N1 ← N2 - N1.

El primer byte de N2 se carga en el acumulador y se le rest el primero de N1. A continuación se utiliza la instrucción DA6 para obtener el valor BCD correcto:

El resultado se almacena en N1:

LD (HL). A


Por último, se incrementan los punteros de los bytes o curso:

INC DE

Se decrementa el contador y se ejecuta el bucle de resta hasa que alcance el valor "0":

DINZ MENOS

La instrucción DJNZ es una instrucción especial del Z80 que decrementa el registro B y salta —si no es 0— en una solo operación.



el acumulador y se le resta utiliza la instrucción DAA

punteros de los bytes en

cuta el bucle de resta hasta

acción especial del Z80 que si no es 0— en una sola Ejercicio 3.10: Compárese el programa que acaba de presentarse con el de suma binaria de 16 bits. ¿Dónde está la diferencia?

Ejercicio 3.11: ¿Son intercambiables los papeles de DE y HL? (Un consejo: cuidado con SBC.)

Ejercicio 3.12: Escribase un programa de resta en BCD de 16 bits.

BANDERAS BCD

En notación BCD, la bandera de acarreo que aparece como resultado de una suma indica que el resultado es superior a 99. La situación es diferente a la que se daba en complemento a dos, porque las cifras BCD están representadas en autónica notación binaria; por el contrario, la presencia de bandera de acarreo tras una resta indica un defecto.

TIPOS DE INSTRUCCIONES

Hemos utilizado ya dos tipos de instrucciones del microprocesador: instrucciones LD, que cargan el acumulador a partir de direcciones de memoria o almacenan su contenido en direcciones especificadas; se llaman instrucciones de transferencia de datas.

Instrucciones aritméticas, como ADD, SUB, ADC y SBC, que ejecutan operaciones de suma y resta. Pronto veremos en este mismo capítulo otras instrucciones de la ALU.

Pero hay ofres tipos que todavia no hemos usado: se trata de las instrucciones de salín, que modifican el orden de ejecución del programa; recurriremos a esta clase de instrucciones en el próximo ejemplo. Conviene observar que a las instrucciones de salín se les flama também de biguractión en situaciones todas el constitución de la como sugiere el nombre de biguración, la presencia de esa instrucción escinde el camino único del programa en dos divergentes.

Multiplicación

Analicemos a continuación un problema aritmético más complicado: la multiplicación de números binarios. Antes de redactar el algoritmo de la operación, examinaremos una multiplicación decimal corriente; sea la de 12 por 23:

La operación se lleva a cabo multiplicando la cifra de la derecha del multiplicador por el multiplicando, es decir: "3 × "12", el producto parcial es "36"; a continuación se multiplica la siguiente cifra del multiplicador, "2", por "12", y d resultado, "24", se suma al producto parcial.

Pero todavía falta una operación: 24 se escribe desplazada una posición hacia la izquierda (decimos que 24 se desplaza a la izquierda una posición, pero igual podriamos haber dicho que e producto parcial 36 se desplaza una posición a la derecha)

Los dos números, correctamente desplazados, se suman, y así se obtiene el producto 276. Es algo muy sencillo, y las cossiocurren exactamente de la misma forma en notación binara Veamos, por ejemplo, la multiplicación de 5 por 3:

(15) 01111 (resultado final)

Realizaremos la multiplicación exactamente igual que en é
ejemplo que acabamos de ver. La representación formal de
algoritmo aparece en la figura 31.3 es trata de un diagrama &
flujo —el primero del libro— y lo analizaremos con cieru
detalle.

Figura 3.13

Diagrama de flujo del albásico de multiplicación

detaille. El diagrama de flujo es una representación simbólica de algoritmo que acabamos de seguir. Cada reciángulo represau nou orden que debe ejecuciarse, y que habra que transformar a una o más instrucciones del programa. En cada uno de simbolos comboladas has que levar a cabo una comprobación ya que som puestos de hijeractión del programa. Si el resultado que que porte de la comprobación ya que som puestos de hijeractión del programa. Si el resultado que que porte de la comprobación de la comprobac

cando = MPD) cador = MPR)

o parcial)

o final)

ultiplicando la cifra de la altiplicando, es decir: "3" a continuación se multiplidor, "2", por "12", y el o parcial.

s patenta.

24 se escribe desplazado
os que 24 se desplaza a la
liriamos haber dicho que el
posición a la derecha).
desplazados, se suman, y
o
orma en notación binaria.
cación de 5 por 3:

icando icador)

to parcial)

lo final)

actamente igual que en el representación formal del ce trata de un diagrama de analizaremos con cierto presentación simbólica del

ada rectángulo representa habrá que transformar en ma. En cada uno de los a cabo una comprobación, programa. Si el resultado la bifurcación conduce el terminada; en cuso negatitate, La idea de bifurcación ropio programa. El lector entre seguridad de que representa efectivamente el algoritmo de multiplicación. Obsérvese que del rombo inférior parte una flecha que se dirige al superioris es debe a que esa porción del diagrama debe ejecutarse ocho veces, una por cada bit del multiplicador. Esta disposición del programa que provoca el reinicio de una misma operación en un mismo punto es lo que se llama un busée.




Figura 3.13 Diagrama de flujo del algoritmo básico de multiplicación.

Ejercicio 3.33: Ejecuirese la multiplicación binaria de "a" por "?" utilizando el diagrama de flujo y cerificando el resultado, que debe ser "28". Pratières de nuero si el que se obtiene es atro, parque sido guien sea capaz de seguir el diagrama hasta der con el valor correce estará en condiciones de transformarlo en un programa.

MILITIPLICACION II POR 8

Vamos, por fin, a transformar el diagrama de flujo en un gugrama para el Z80, programa que aparece completo en la figura 3.14 y que estudiaremos en detaile. Como se recordará del capítulo 1, programar consiste en este caso en "traducir" el diagrama de flujo de la figura 3.13 al y nograma de la 3.14. Cada

uno de los recuadros del diagrama dará lugar a una o me

Se supone que MPR y MPD han recibido ya un valu concreto.

	MPY88	LD	BC.(MPRAD)	CARGAR MULTIPLI- CADOR EN C
		LD	B, 8	B ES EL CONTADOR DE BIT
		LD	DE, (MPDAD)	
		LD	D, 0	BORRAR D
		LD	HL, 0	PONER EL RESULTA-
				DO A 0
М	MULT	SRL	C	DESPLAZAR EL BIT
				DEL MULTIPLICA-
				DOR AL ACARREO
		JR	NC, NOADD	VERIFICAR EL
				ACARREO
		ADD	HL, DE	SUMAR MPD AL RE
	NOADD	CT A	E.	SULTADO
	NOADD	SLA	E	DESPLAZAR MPD A LA IZOUIERDA
		RL	D	LLEVAR BIT A D
		DEC		DECREMENTAR
		DLC	D	CONTADOR DE DES
				PLAZAMIENTO
		JP	NZ, MULT	REPETIR SI
				CONTADOR # 0
		LD	(RESAD), HL	ALMACENAR EL RE
			, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	SULTADO

Figura 3.15 Registros usados en la mu

Figura 3.14 Programa de multiplicación

> La primera casilla del diagrama es la de inicialización, necesiria porque antes de nada hay que poner a 0 una serie de registro o posiciones de memoria para que el programa trabaje e cilos Los registros que se utilizarán en el programa de multiplicación

aparecen en la figura 3.15. Se utilizan tres pares de registros del Z80. El multiplicado de 8 bits se supone que reside en la posición de memoria. MPRAD: el multiplicando, MPD, ocupa la dirección MPDAD, y los dos se cargarán en los registros C y E. respectivamente

(véase la figura 3.15). El registro B trabaja como contador. Los registros D y E albergan el multiplicando a medida que se desplaza de bit en bit hacia la izquierda. dará lugar a una o más

nan recibido ya un valor

CARGAR MULTIPLI-CADOR EN C B ES EL CONTADOR

DE BIT CARGAR EL MULTI-PLICANDO EN E

BORRAR D PONER EL RESULTA-DO A 0 DESPIAZAR EL BIT

DEL MULTIPLICA-DOR AL ACARREO VERIFICAR EL ACARREO SUMAR MPD AL RE-

SUMAR MPD AL RE-SULTADO DESPLAZAR MPD A LA IZQUIERDA LLEVAR BIT A D

LLEVAR BIT A D
DECREMENTAR
CONTADOR DE DESPLAZAMIENTO
REPETIR SI

CONTADOR # 0 ALMACENAR EL RE-SULTADO

la de inicialización, necesaer a 0 una serie de registros programa trabaje en ellos, programa de multiplicación del Z80. El multiplicador

la posición de memoria, upa la dirección MPDAD, os C y E, respectivamente trabaja como contador, jultiplicando a medida que equierda.




Figure 3.15 Registres usados en la multiplicacón 8 x 8.

Obsérvese que, aunque en un principio basta con cargar C y E, hay que prever 16 bits para que también puedan cargarse B y D a partir de la memoria; se ponen, respectivamente, a "8" y "0"

Por último, hay que tener en cuenta que el resultado de una multiplicación de 8 por 8 birs puede ocupar hasta 16 bits. porque $2^x \times 2^y = 2^{xb}$; por tanto, hay que reservar para el resultado dos registros, que son ios H y L, como indica la figura 3.15.

El primer paso es cargar los registros B. C y E con los contenidos adocuados e iniciar el resultado (el producto parcial) al valor "O", tal como especifica el diagrama de flujo de la figura 3.13. Todo ello se consigue con las siguientes instrucciones:

MPY88 LD BC.(MPRAD)

LD B,8 LD DE,(MPDAD)

LD DE, (MFDAL

LD D,0

Las tres primeras instrucciones cargam MPR en el par de registros BC, el valor "8" en el registro B y MPD en el par de registros DE, respectivamente. Como MPR y MPD son palabras de 8 bits, se cargan, de hecho, en los registros C y E, mienteras que las plabbras de la memoria que les siguen pasan a B y D. La situación se distra en las figuras 3.16 y 3.17. La siguiente instrucción pone a O el contenido de 10.

En este programa de multiplicación, el multiplicando desplizar hacia la requirad desplizar hacia la requirad increacifeces que tambien se puede desplizar el resultado (a) deterecha, como indica la cuarta casilla del diagrama de fligio é la figura 3.133. A cada paso, el multiplicando MPD se despliza hacia el registro. Do, que, por tanto, obbe iniciarse al vulor "0 operación que lleva a cabo la instrucción cuarta. La quina pone a 0 de una vez los contenidos de los registros H y 1.




Figura 3.16 LD BC. (MPRAD).




Figura 3.17 LD DE, (MPDAD).

> El siguiente paso del diagrama de flujo consiste en poner a prucha el bit menos significativo (el de la derecha) del multiphe cador. MPR. Si resulta ser "l", el valor de MPD se añade a resultado parcial: en caso contrario, no se añade. Para ella hacen falta tres instrucciones:

MULT SRL C JR NC. NOADD ADD HL. DE ción, el multiplicando se de sumarlo al resultado esplazar el resultado a la del disgrama de flujo de plicando MPD se desplaza lebe iniciarse al valor "O", ucción cuarta. La quinta e de los registros H y L.





flujo consiste en poner a le la derecha) del multiplialor de MPD se añade al , no se añade. Para ello El primer problema a resolver es la verificación del bit menos significativo del multiplicador contenido en l registro C. Podemos usar para ello la instrucción BIT del Z80, que permite comprobar cualquier bid de cualquier registro, pero en este caso lo que nos interesa es crear un programa con un bucle lo más seciollo posible. Para utilizar la instrucción BIT, tendrámus que comprobar, primero, el bit 0, luego, el 1, y asi succisiva-que comprobar, primero, el bit 0, luego, el 1, y asi succisiva-cual vez, algajer al 7, lo que extigirá una instrucción diferente cada vez, algajar al 7, lo que extración de decadia vez, algajar con una instrucción de decadiamente.

Nota: Hay una forma de utilizar la instrucción BIT y un bucle, pero exigiría que el programa se modificase a si mismo.

una práctica que, por el momento, evitaremos.

SRL es un nuevo tipo de operación que se ejecuta dentro de la unidad artimetica y lógica. Significa desplaramiento lágico a la derecha. Tras un desplazamiento lógico a la derecha, aparece un "O" en la posición del bit 7; por el contrario. Insu un desplazamiento artimetico a la derecha, el bit que ocupa la posición l'a dopta el mismo valor que antes tenta dicha posición. En el próximo capítulo se describirán las diversas operaciones de desplazamiento. El resultado de la instrucción SRL C viene mostrado en la figura 3.15 por una flecha que sale del registro C y se dirige hacia el cuadrodo que designa el bit de acarrot"C". En este punto, el bit de la derecha del MPR estará en el bit de acarreo C, el que se comprueba.

La instrucción siguiente. "IR NC, NOADD", es una operación de sadri que significa: "si no hay acarrero" (IV), sallar a la dirección NOADD tetiqueta), Si el contenido del bit de acarreo no de la companio de programa salla a la dirección NOADD: si el contenido de C es "" (hay acarreo), no se produce hifurcación, y se ejecuta la siguiente instrucción de la secuencia, en este caso "ADD HL DE".

Esta instrucción dice que hay que sumar los contenidos de D y E a los de H y L. y dejar el resultado en H y L. Como E contiene el multiplicando. MPD (véase le figura 3.15), resulta que la instrucción suma dicho multiplicando al resultado parcial

En este punto, con independencia de que MPD se haya sumado o no al resultado, hay que desplazar el multiplicando a la izquierda (cuarto recuadro del diagrama de flujo de la figura 3.13). Para ello se usa la instrucción:

NOADD SLAF

SLA significa "desplazamiento aritmético a la izquierda". Como ya hemos explicado, hay dos tipos de operaciones de desplazamiento: lógico y aritmético. Este es el aritmético. En el caso de desplazamiento a la izquierda. SLA especifica que el bit de la parte derecha del registro (el menos significativo) sea "0", come en el caso de SRL que vimos antes.

Supongamos, por ejemplo, que el contenido inicial del registro E fuera 00001001. Tras la instrucción SLA, ese contenido

será 00010010, y el bit de acarreo valdrá 0.

Pero, como se ve en la figura 315, lo que nos interesa despiazar de la timas significativo (MSN) de É directamente a l'este movimiento viene ilustrado por la flecha que va de E/D; si embargo, no hay iniguna instrucción para desplazar ai doble registro, como el Dy E, di de la izquierda habria "cado" el bit de acarreo; por tanto, hay que recoger ese bit y desplazar ai registro. D. y para el los sirve la instrucción siguiente.

RL D

RL es también una operación de desplazamiento, pero de distinto tipo. Significa "rotación circular a la izquierda". En un operación de rotación circular, al contrario que en una de desplazamiento. el bit que llega al registro es el contenido del llo de acarreo C (vesa lea figura 3.18), que es justamente lo que am interesa. El contenido de C se carga en el extremo derecho de D. lo que de fecebo, equivaje la transferir el bit aguierdo de Es

Esta secuencia de dos instruociones se muestra en la figura 3.19. Como se ve, el bit identificado por X en la posición missignificativa de E pasa primero al bit de acarreo y a continución a la posición menos significativa de D.

En este punto, como indica el diagrama de flujo de la figua 3.13, hay que schalar el siguiente bit de MPR y comprobar si e el octavo. Esto se consigue decrementando el contador de bio del registro B (figura 3.15). De decrementar el registro, u encarga la instrucción:

DEC B

que es una instrucción de decremento de resultado evidem Por último, os preciso comprobar si el consider ha dissi nuido hasta û. lo que se consigue examinado el valor del bié. Como recondrad el lector, le handera Z (il) indicio sa la opención artimelica previa (DEC, por ejemplo) ha produción por la comproba de la comproba de la comproba Be. DEC DE DEC IX y DEC SP no a flectan a la bandera mencionada. Si el contador no es "O", quiere decir que operación no ha terminado, y que hay que ejecutar una vez mis Figura 3.18 Desplazamiento y rotacio

Figura 3.19 Desplazamiento de E a C aritmético. En el caso de especifica que el bit de la ignificativo) sea "0", como

contenido inicial del regiscción SLA, ese contenido valdrá 0.

15, lo que nos interesa es (S) de É directamente a D la flecha que va de E rucción para desplazar un vez. Una vez desplazados zquierda habrà "caido" en recoger ese bit v desplae la instrucción siguiente:

desplazamiento, pero de lar a la izquierda". En una contrario que en una de stro es el contenido del bit e es justamente lo que nos en el extremo derecho de ferir el bit izquierdo de E. m se muestra en la figura por X en la posición más de acarreo y a continuara de D.

Figure 3.18

Figura 3.19


Desplazamiento y rotación


Desplezamiento de II a D

grama de flujo de la figura le MPR v comprobar si es tando el contador de bits ecrementar el registro, se

nto de resultado evidente r m el contador ha dismiaminado el valor del bit Z. a Z (0) indica mi la operaejemplo) ha producido un TPO. QUE DEC HL. DEC no afectan u la bandera Z "0", quiere decir que la v que ejecutar una vez más el bucie del programa, de lo que se encarga la instrucción siguiente:

JP NZ. MULT





Se trata de una instrucción de salto, la cual específica que siempre que el bit Z no sea 0 (NZ significa no cero), hay que saltar a la posición MULT. De esta forma se cierra el bucle del programa, que se ejecutará una y otra vez hasta que el valor de B se reduzca a 0. En ese momento, el bit Z adquirirá un valor no nulo, y la instrucción JP NZ dejará de actuar, lo que dará lugar a que se ejecute la instrucción siguiente de la secuencia, a saber:

LD (RESAD), HL

Esta instrucción almacena el contenido de H v L. es decir. el resultado de la multiplicación, en la dirección RESAD. Obsérvese que la instrucción transfiere los contenidos de ambos registros a dos posiciones de memoria consecutivas: RESAD y RESAD + 1. Almacena 16 bits de una vez.

Ejercicio 3.14: ¿Sería capaz de escribir el programa de multiplico ción que acabamos de estudiar sustituyendo la instructó SRL C por la BIT (descrita en el capitulo siguiente)? ¿Qui inconveniente tiene?

Tratemos ahora de mejorar el programa, si tal cosa e posible.

Ejercicio 3.15: ¿Puede sustituirse JR por JP al final del progre ma? En caso afirmativo, ¿qué ventaja tiene el cambio?

Ejercicio 3.16: ¿Puede utilizarse DJNZ para acortar el final de programa?

Ejercicio 3.17: Estúdiense las Instrucciones LD D.0 y LD HL.

del principio del programa; ¿pueden sustituirse por

XOR A LD D, A LD H, A

En caso afirmativo, ¿que efecto ejercerían sobre el tamba (número de bytes) y la relocidad?

En la mayor parte de los casos, el programa que acabano de desarrollar será un subrutina que tendrá como instruccio final RET (return, vuelta). El mecanismo de subrutina se explcará más adelante en este mismo capítulo.

UN EJERCICIO IMPORTANTE

El que acabamos de ver es el primer programa realmen importante del libro. Incluye instrucciones muy diversas s' transferencia (LD), ariméricas (ADD), lógicas (SRL, SLA, RU) de salto (IR. 191, y cuenta, además, con un boule de sé instrucciones que empiszan en la dirección MULT y se ejocna varias veces seguidas. Para aprender a programar, es impresand ble entender perfectamente este programa. Es más largo que sencilos programas ariméricos de los capitulos anterioris, resulta imprescindible examinarlo con determinento. A con musición se propone un ejercició de la mayor importancia, y se decisivo que el lector lo realice por completo y correctames antes de seguir, porque será la única demostración de que la similado los conceptos expuestos con anterioridad. Quien resulva correctamente tendrá la seguridad de haber compresa

Figure 3.20
Tabla del ejercicio de mu

el programa de multiplicasustituyendo la instrucción el cavitulo siguiente)? ¿Oué

programa, si tai cosa es

por JP al final del progrataja tiene el vambio?

Z para acortur el final del

iones LD D.0 y LD HL,0 len sustituirse por

ejercerian sobre el tamaño ?

el programa que acabamos le tendrá como instrucción smo de subrutina se expliapitulo.

nimer programa realmente acciones muy diversus: de l, lógicas (SRL, SLA, RL) y los con un hoele de siete siece imprescindia programar es imprescindia programar es más largo que los los capítulos anteriores, y completo y correctamente completo y correctamente completo y correctamente a demostración de que ha con anterioridad. Quien lo uridad de haber comprendia. do cabalmente la forma en que el microprocesador manipula la información, la desplaza entre los registros y la memoria, y la procesa. Quien no haga el ejercicio o quien no lo resulva correctamente es muy probable que tropicee con dificultades al escribir sus projotes programas. Aprender a programar exige práctica; por tanto, tome un papel, o utilice la figura 3.20, y haga el

Ejercicio 3.18: Siempre que se escribe un programa es preciso comprobarto a mano, para tener la seguridad de que proporcima resitudos correctos. y eso es justamente lo que canos a hacer ahora; la finalidad de este ejercicio es rellenar la tabla de la finant 3.20.

ATBUDITE	INSTRUCCION	8	С	C	D	Ε	н	L
							-	

Figura 3.20 Table del ejercicio de multipol

> La respuesta puede escribirse directamente en la figura o en un papel aparte. De lo que se trata es de indicar el contenido de cada uno de los registros que intervienen en el programa tras la ejecución de cada una de las instrucciones. En la figura 3.20

aparecen todos los que forman parte del programa de la figur 3.14, que son, de taquierda a dercenta. B y C. el acarros C. D. E. y H y L. En la parte izquierda de la figura se anotas t etiqueta, si estate, y la instrucción que va a ejecutarse. En l parte derecha se anota el contenido de cada uno de los regime tras la ejecución de la instrucción que figura a la suparteda. Se tal directivamento de la contenido de cada uno de los regimen tal signateria. Se contenido de cada uno de los regimen contenidos de la contenido de cada uno de los regimen tal directivamento con un trazo. Como ejemplo, emperanensis rellenar las primeras filsas de la table:

Figura 3.21 El programa de multiplicación tras una instrucción.

ETIQUETA	INSTRUCCION	В	С	С	D	Е	н	L
				-				
MPY88	LD BC, (0200)	00	03	-				**

Figura 3.23

Figura 3.23

Figura 3.23

Figura 3.23

Figura 3.23

Suponemos en este caso que estamos multiplicando (MPR) por "5" (MPD).

La primera instrucción que se ejecuta es "LD 8" (MPRAD)". El contenido de la posición de memoria MPRAD v. carga en los registros B y C. Hemos supuesto que MPPA e igual a 3, es decir "00000011". Tras la ejecución de al instrucción, el contenido del registro C passa a ser "3". Obstur se que la instrucción también carga B con lo que siga a MF en la memoria. La instrucción sigüetnic se ocupa de ello y un contenido de tras el proposition de el proposition de la contenido de la proposition de la contenido de la proposition de la contenido de la mismoción. UD no perturba al bit de acarreo, de tal mismo que también está indefinido el contenido de la mismo.

Figura 3.22 El programa de multiplicación tras dos instrucciones.

CTIOU ICTA	INSTRUCCION		_	_	_ n	E	н	
EHUUEIA	INSTRUCCION							
				- 1				
MPY88	LD BC, (0200)	00	100	-				

La situación tras la ejecución de las primeras cinco instruciones del programa (justo antes de MULT) se ilustra en la figura 3.23.

La instrucción SRL lleva a cabo un desplazamiento lógico la derecha, de manera que el bit de ese extremo de MPR pas al bit de acarreo. Como se ve en la figura 3,24, el contenido d MPR tras el desplazamiento es "0000 0001". El bit de acarre C vale abora "1". La operación no ha afectado a los desá de la contracta de la contracta de la contracta de la contracta por la contracta de la contracta de la contracta de la contracta por la contracta de la contracta de la contracta de la contracta por la contracta de la contracta de la contracta de la contracta por la contracta de la contracta de la contracta de la contracta por la contracta de la contracta de la contracta de la contracta la contracta de la contracta de la contracta de la contracta por la contracta de la contracta de la contracta por la contracta de la contracta de la contracta de la contracta por la contracta de la contracta de la contracta por la contracta de la contracta de la contracta por la contracta de la contracta de la contracta por la contracta de la contracta de la contracta por la contracta de la contracta de la contracta por la contracta de la contracta por la contracta de la contracta de la contracta por la contracta de la contracta de la contracta por la contracta de la contracta de la contracta por la contracta de la contracta de la contracta de la contracta por la contracta de l Figura 3.24 Un pase del bucle. e del programa de la figura i: Il y C, el acarreo C, D y de la figura se anotan la que va a ejecutarse. En la de cada uno de los registros e figura a la izquierda. Si el see (es indefinido), se señala la cada el cada el cada el al cada el cada el see (es indefinido), se señala la cada el cada el cada el se el cada el se el cada el cada el se el cada el cada el se el se el cada el se el

С	D	E	Н	L
-				

estamos multiplicando "3"

se ejecuta es "LD BC, óin de menoria MPRAD se hos supuesto que MPR es Tras la ejecución de esta C pasa a ser "3". Obsérve-B con lo que siga a MPR tate se ocupa de ello y carga gura 3.22. Por el momento, y L están indefinidos. La de acarreo, de tal manera tenido del mismo.

С	Đ	E	н	L
-				
-				

las primeras cinco instruce MULT) se ilustra en la

un desplazamiento lógico a ese extremo de MPR pasa figura 3.24, el contenido de 30 0001". El bit de acarreo o ha afectado u los demás registros. Ahora, debe continuar usted mismo rellenando la tabla.

Al final de este capítulo, en la figura 3.42, se recoge una segunda repetición.

ETIQUETA	INSTRUCCION	В	С	С	D	E	н	Ĺ
				-				
MPY88	LD BC, (0200)	00	03	-				
	LD B, 08	80	03					
	LD DE, (0202)	68	03	-	00	05		
	LD D, 00	80	03	-	00	05		
	LD HL,0000	08	03		00	05	00	00

ETIQUETA	INSTRUCCION	В	С	С	D	E	Н	L
				-				
MPY88	LD BC, (0200)	00	03	- 1				
	LD B, 08	08	03	-				**
	LD DE, (0202)	08	03	-	00	05		
	LD D, 00	08	03	-	00	05		
	LD HL,0000	08	03	-	00	05	00	00
MULT	SRL C	08	01	1	00	05	00	00
	JR NC,0114	08	01	1	00	05	00	00
	ADD HL, DE	08	01	0	00	05	00	05
NOADD	SLA E	83	01	0	00	0A	00	05
	RL D	80	01		00	0A	00	05
	DEC B	07	01	0	00	0A	00	05
	JP NZ,010F	07	01	0	90	DA	00	05

Figura 3.24 Un pass del buclo.

Figura 3.23 Il programa de multiplicación las cinco instrucciones.

> La figura 3.40 recoge el listado completo de los contenidos de todos los registros y banderas del Z80. En la figura 3.41 aparece un listado decimal y hexadecimal.

OTRAS POSIBILIDADES DE PROGRAMACION

El programa que acabamos de desarrollar puede escribirse de forma distinta. Como norma general, el programador debe estar en condiciones de modificar y mejorar cualquier programa. En este caso se ha desplazado el multiplicando antes de sumar, pero matemáticamente hubiera sido lo mismo desplaza el resultado una posición a la derecha antes de sumarlo a multiplicando. De hecho, se trata de un ejercicio interesante

Ejercico 3.19: Escribuse un programa de multiplicación de 8 « con el mismo algoritmo y a risto, pero desplazando el resulto una posición a la derecha, en lugar de lucer lo mismo hacia le iequienda con el multiplicando. Compárese con el program anterior, y determinese si el meno tratamiento será o no an rigido. Las relacidades de ejecución de los instrucciones de 280 se recome en el canitato siquience.

Figura 3.25 Programa de multiplica majorado, paso 1.

PROGRAMA DE MULTIPLICACION MEJORADO

fet programa que acabamos de estudiar es una traduccio meta programa con Sin embargo, pera programar con eficati hay que dedicar atención al detalle, para ver si puede acortarse d programa o acelerarse su velocidad de ejecución. Veamos ahos algunas opciones que meioran el programa de multiplicación

Paso 1

Una posibilidad de mejora consiste en aprovechar mejor la instrucciones del Z80. Así, las instrucciones penúltima y antes núltima pueden reemplazarse por una sola:

DJNZ MULT

Se trata de una instrucción especial del Z80 de "sulta automático" que decrementa el registro B y bifurca a un posición determinada si no vale "0". Hablando estrictemente la instrucción no equivale por completo a las otras dos:

DEC B JP NZ, MULT

porque específica un desplazamiento, y solo puede darse un siddentro del intervalo – 126 a + 129. Sin embargo, en este cas debemos saliar a una posición alejada tan sólo unos poza bytes, por lo que la mejora es factible. El programa resultant aparece en la figura 32.75. el multiplicando antes de la sido lo mismo desplazar echa antes de sumarlo al li un ejercicio interesante.

de multiplicación de 8 x 8 ero desplazando el resultado de hacer lo mismo hacia la ompárese con el programa tratamiento será o no más ión de las instrucciones del autente.

Programa de multiplicación mejerado, paso 1.

ION MEJORADO

estudiar es una traducción pura programar con eficacia ra ver si puede acortarse el le ejecución. Veamos ahora rograma de multiplicación.

ate en aprovechar mejor las aciones penúltima y antepena sola:

special del Z80 de "salto gistro B y bifurca a una Hablando estrictamente, la to a las otras dos:

y sólo puede darse un salte Sin embargo, en este caso jada tan sólo unos pocos ole. El programa resultante

MPY88B	LD LD LD	DE. (MPDAD) BC. (MPRAD) B. 8	CONTADOR DE
MULT	LD SRL JR	HL.0 C NC.NOADD	511
	ADD	HL. DE	
NOADD	SLA	E	
	DJNZ	D MULT	

(RESAD), HI.

RET

Paso 2

Como puede observarse en el programa inicial de la figura 3.14, se emplean tres operaciones de desplazamiento diferentes: el multiplicador se desplaza a la derecha, a continuación se desplaza a la izquierda el multiplicando MPD en dos operaciones, un desplazamiento a la izquierda del registro E más una permutación circular a la izquierda del D. Todo esto consume tiempo. Hay un "truco" habitual en la programación de la multiplicación, que se basa en el hecho de que cada vez que el multiplicador se desplaza un bit a la derecha, en el registro multiplicador queda libre otro bit. Así, suponiendo que el desplazamiento se produce hacia la derecha -caso del ejemplo anterior queda libre un bit a la izquierda. Se observa también que el primer producto parcial (o "resultado") utiliza, como máximo. 9 bits. Si al principio hubiésemos reservado para el resultado un solo registro, podríamos haber utilizado la posición que dela libre el multiplicador para almacenar el noveno bit de aquél.

and the significant desplazamiento de MPR, el tamáño del producto parcial vasile y amentar en un hit, de la manera que puede reservarse al principio un solo registro para el producto parcial y utilizar la posición libre que se produce al desplazar MPR; por tanto, para mejorar el programa, asignaremos MPR y RES a un par de registros. Lo ideal seria desplazarlos juntos en una soúa operación, pero el 280 sólo es capaz de desplazar 8 bits de una vez, como la mayor parte de los escuentas para desplazar los hits de una vez como la mayor parte de los escuentas para desplazar los hits. (ADD HL.H. desplazan los 16 bits de H. una posición a la izquierda).

Pero queda otro recurso. El Z80 - como el 8080- dispone de instrucciones especiales de adición de 16 bits que ya hemos utilizado en este libro. Si el multiplicador y el resultado esti almacenados en los registros apareados H y L, podemos usarb instrucción

ADD HL. HL

que suma los contenidos de H y L a sí mismos. Sunar en número a si mismo equivale a duplicarlo, y en el sistem binario, duplicar un número equivale a desplazarlo hacia si izquierda una posición; por tanto, hemos realizado un desplazmiento de 16 birs de una sola vez. Por desgracia, el desplamiento se ha producido hacia la izquierda y no hacia la derecha, como querísmos, pero no hay problema.

Conceptualmente, MPR puede desplazarse tanto a la requierda como a la derecha, Hemos utilizado el algoritimo desplazamiento a la derecha, porque es el que se usa en la sum convencional, pero no hay necesidad de hacer así las cosas. La operación de suma es conmutativa y admite la inversión de orden, por lo que da lo mismo desplazar MPR a la izquiería

Figura 3.27

Programa mejorado de m cación, paso 2

Para sacar partido a este desplazamiento simulado de li bits tendremos que desplazar MPR a la izquierda, por lo que este residirá en el registro H, y el resultado en el L. La configuración de registros resultante se ilustra en la figura 3.8




Figura 3.26 Registros del programa mejorado de multiplegación.

El resto del programa es básicamente igual al anterior. Aparece en la figura 3.27,

Al comparar este programa con el anterior se observa que se ha reducido la longitud del bucle de multiplicación (el número de instrucciones entre MULT y el salto). Este progracador v el resultado están os H v L. podemos usar la

a sí mismos. Sumar un plicarlo, y en el sistema ile a desplazarlo hacia la mos realizado un desplaza-Por desgracia, el desplazaizoujerda v no hacia la hav problema.

desplazarse tanto a la izutilizado el algoritmo de es el que se usa en la suma de hacer así las cosas. La v admite la inversión del lazar MPR n la izquierda. azamiento simulado de 16 a la izquierda, por lo que el resultado en el L. La

se ilustra en la figura 3.26.

amente igual al anterior.

el anterior se observa que sele de multiplicación (el T y el salto). Este programa tiene menos instrucciones, y, en principio, avanzará con más rapidez, lo que demuestra la importancia de almacenar la información en los registros idóneos.

3 47 71 mm C		177 -1 170 D 1 Ft -1		
MUL88C	LĐ	HL.(MPRAD-I)		
	LD	L, 0		
	LD	DE. (MPDAD)		
	LD	D.0		
	LD	B. 8	CONTADOR	
MULT	ADD	HL. HL	DESPLAZA-	
			MIENTO A	LA
			IZOUIERDA	
	JR	NC, NOADD	4	

HL, DE

MILL

ADD

RET

ciones con vistas a optimizar la eficacia.

NOADD

Figure 3.27 Programa mejorado de multiplicación, paso 2

(RESAD), HI. El diseño de programas "directo" da, por lo general, resultados que funcionan, pero que no son óptimos. Es, pues, importante aprender a sacar el máximo partido a los registros e instrucciones disponibles. Los ejemplos que hemos visto constituven un enfoque racional de la selección de registros e instruc-

Ejercicio 3,20: Calcúlese la velocidad de multiplicación con el último programa. Supóngase que tiene lugar una bifurcación en el 50 nor 100 de los casos. El número de ciclos consumidos por cada una de las instrucciones aparece en el capítulo staniente: la frecuencia del reloi será de 2 MHz (un ciclo = 0.5 usl.

Ejercicio 3.21: Obsérvese que hemos utilizado el par de registros D v E para alheraur el multiplicando, ¿Cômo sería el programa anterior si hubiésemos utilizado el par B v C? (Una pista: seria necesario hacer una modificación al final.)

Ejercicio 3.22: ¿Por qué hay que molestarse en poner a 0 el registro D al cargar MPD en E?

Por último, vamos a prestar atención a un detalle que puede parecer irritante al programador no familizarizado con el Z80. Como habra observado el lector, para cargar MPD en E a partir de la memoria es preciso cargar simultáneamente los dos registros D y E desde la dirección de memoria, porque, a menos que la dirección esté contenida en los registros H y L, no hay forma de traer un solo byte directamente y cargarlo en el registro E; es una peculiaridad heredada del primitivo 8008, que carecía de direccionamiento directo. Con algunas mejoras, es peculiaridad pasó al 8080, y mejoró todavía más en el 280, a el que pueden traerse directamente 16 bits desde una direcsió dada, pero no 8 bits, salvo hacia el registro A.

Ahora, una vez solucionado este problema un tanto missi rioso, pasaremos a programar una multiplicación más complecada

MULTIPLICACION DE 16 × 16

Para poner a prueba todo lo que ya hemos aprendide vamos a multiplicar dos números de 16 bits, aunque suponde mos que el resultado precisa únicamente 16 bits para que que en un par de registros.

Este, como en el primer ejemplo de multiplicación, pasarás los registros H y L (véase la figura 3.28). El multiplicando MPI reside en los registros D y E.




Figura 3.29 Programa de multiplie 15 × 16.

Figura 3.28 Registros de la multiplicación

Es tentador situar el multiplicador en los registros B y L, peto si queremos aprovechar la instrucción DNX, el registro! debe reservarse para el contador, en consecuencia, la mitta de multiplicador estará en el registro C. y la tora mitad, en el 4 (vease la figura 3.28). El programa de multiplicación aparece la figura 5.28).

ada del primitivo 8008, que Con algunas mejoras, esa todavia más en el Z80, en 16 bits desde una dirección el registro A.

problema un tanto mistemultiplicación más compli-

que ya hemos aprendido, 16 bits, aunque supondreente 16 bits para que quepa

de multiplicación, pasará a 28). El multiplicando MPD



or en los registros II y C. rucción DJNZ, el registro II consecuencia, la mitad del C. y la otra mitad, en el A e multiplicación aparece en

	MUL16	LD	A, $(MPRAD + 1)$	MPR, SUPE- RIOR
		LD	C. A	
		LD	A, (MPRAD)	MPR, INFE- RIOR
		LD LD	B, 16D DE, (MPDAD) HL, 0	CONTADOR MPD
	MULT	SRL	С	DESPLAZA- MIENTO DERECHA MPR, SUPE- RIOR
		RRA		ROTACION
		202017		CIRCULAR
				DERECHA MPR. INFE- RIOR
		JR	NC, NOADD	VERIFICAR ACARREO
		ADD	HL, DE	S U M A R MPD AL RE- SULTADO
	NOADD	EX	DE, HL	
		ADD	HL, HL	D O B L E DESPLAZA- MIENTO MPD IZ- OUIERDA
ra 3.29 ama de multiplicación de		EX DJNZ	DE, HL MULT	4

Por último, la parte inferior de MPR puede leerse diressemente en el acumulador:

LD A.(MPRAD)

El resto de los registros —B, D, E, H y L— se inician de la forma habitual:

LD B, 16D

LD DE (MPDAD)

LD HL.0

Hay que realizar un desplazamiento de 16 bits sobre el muliplicador, lo que exige dos operaciones independientes de desplazamiento o de rotación circular sobre los registros C y A:

MULT SLR C RRA

Tras el desplazamiento de 16 bits, el bit de la derecha de MPR, es decir, el BmS (bit menos significativo), ocupa el bit de acarreo C, en el que puede verificarse:

JR NC. NOADD

Como es habitual, el multiplicando no se suma al resultados el bit de acarreo es "0", pero si se añade si es "1".

ADD HL, DE

A continuación hay que desplazar el multiplicando MPD un posición hacia la izquierda.

Sin embargo, el Z80 no dispone de ninguna instrucción que permita desplazar simultáneamente los contenidos de los repiros D y E una posición a la izquierda, y lampoco es ponibissumar a si insismos esos contenidos, que, por tanto, dete transferirse a H y L. duplicarse y devolverse otra vez a D y E to todo esto se encargan las tres instrucciones siguiente.

NOADD EX DE.HL ADD HL.HL EX DE.HL

Por último, se reduce el contador B y se produce un salto al principio del bucle si esa reducción no lo lleva m "0".

DJNZ MULT

Figura 3.30 Multiplicación de 16 × 16 resultada de 32 bits.

División bina

MPR puede leerse directa-

H v L- se inician de la for-

to de 16 hits sobre el multiindependientes de desplabre los registros C y A:

ts, el bit de la derecha de gnificativo), ocupa el bit de rse:

o no se suma al resultado si añade si es "1".

el multiplicando MPD una

de ninguna instrucción que os contenidos de los regisarda, y tampoco es posible is, que, por tanto, deben volverse otra vez a D v II. instrucciones siguientes:

By se produce un salto al no lo lleva a "O"

Como siempre, pueden pensarse otras formas de organizar los registros para obtener, o no obtener, programas más cortos,

- Ejercicio 3.23: Cargar el multiplicador en los registros B v C, colocar el contador en A. escribir el programa de multiplicación correspondiente y discutir las ventajas o inconvenientes de esta organización de los registros.
- Ejercicio 3.24: En el programa original de multiplicación de 16 bits de la figura 3.29, ¿habria alguna forma de desplazar MPD, contenido en los registros D y E, sin transferirlo a los H v L?
 - Ejercicio 3.25: Escribase un programa de multiplicación de 16 × 16 bits que detecte resultados de más de 16 bits. Se trata de una sencilla mejora del programa básico.
 - Ejercicio 3.26: Escribase un programa de multiplicación de 16 = 16 bits que admita resultados de 32 bits. La organización de registros sugerida aparece en la figura 3.30. Recuérdese que el resultado inicial tras la primera suma del bucle sólo necesitarà 16 bits v que el multiplicador dejarà un bit libre por cada iteración posterior.



Multiplicación de 16 x 16 con

Pasemos ahora a la última de las operaciones aritméticas usuales: la división.

División binaria

Figure 3.30

resultado de 32 bits.

El algoritmo de la división binaria es análogo al utilizado para la multiplicación: el divisor se resta, sucesivamente, de los bits de orden superior del dividendo; tras cada resta, se usa el resultado en lugar del dividendo inicial; simultáneamente, se incrementa cada vez en 1 el valor del cociente. A veces, el resultado de la resta es negativo, y a esa situación se le llama sobrepasamiento; para solucionarla, se restaura el resultado parcial, sumándole el divisor otra vez (naturalmente, hay que reducir simultaneamente en 1 el cociente). A continuación se desplazan un bit a la izquierda el cociente y el dividendo, y se repite el algoritmo. El diagrama de flujo se ilustra en la figura 3.31.



Figura 3.31 Diagrama de flujo de la división binario de 8 bits.

Este método es el llamado de restauración. Hay una variant de ejecución más rápida llamada sin restauración.

Figure 3.33 Programa de división 1

DIVISION IN POR 8

Examinemos, como ejemplo, una división de 16 x 8, que deja un cociente de 8 bits y un resto del mismo formato. La figura 3.32 recoge la disposición de los registros.



Figura 3.32 Registros de la división 15/8.

RESTAURAN SUMAR DIVISOR

(CONSONIO) ADREDO

taurución. Hay una variante in restaurución. Figura 3.33 Programe de devisión 16/8

m división de 16 × 8, que sto del mismo formato. La e los registros.



El programa anarece en la figura 3.33

El progra	ma apareo	e en la ligura 3.33	
DIV168	LD	A.(DVSAD)	CARGAR DIVI- SOR
	LD	D. A E. 0	EN D
	LD	HL, (DVDAD)	CARGAR DIVI- DENDO DE 16 BITS
	ŁD	B. 8	INICIALIZAR EL CONTADOR
DIV	XOR	A	BORRAR BIT C
	SBC	HL, DE	DIVIDEN- DO – DIVISOR
	INC	HL	COCIENTE = COCIENTE + I
	JP	P. NOADD	VERIFICAR SI EL RESTO ES POSITIVO
	ADD	HL. DE	RESTAURAR SI ES NECESARIO
	DEC	HL	COCIENTE = 1
NOADD	ADD	HL, HL	DESPLAZAR DIVIDENDO A LA IZOUIERDA
	DJNZ	DIV	BUCLE HASTA OUE B = 0
	RET		4000-0

Las primeras cinco instrucciones cargan el divisór y el dividende, respectivamente, en los registros correspondientes, y además: inicializan el centador, en el egistro B. al valor 8. Obsérvese que el registro B constituy el aligiamento lóneo del contador cuando se utiliza la instrucción especial del Z80. DINZ:

DIVI68 ED A.(DVSAD) LD D.A LD E.0

LD HL.(DVDAD) LD B.8

A continuación se resta el divisor del dividendo. Como hay que usar una instrucción SBC (no hay resta de 16 bits sin acarreo), es preciso poner el acarreo a "0" antes de realizar la operación, cosa que puede hacerse de varias formas; el acarrel puede anularse con instrucciones como las siguientes:

XOR A AND A

En este caso se ha utilizado XOR:

DIV XOR A

Ahora puede efectuarse la resta:

SBC HL DE

Se anticipa que la resta dejará un resto positivo, paso que; figura 3.31); por tanto, el cociente se incrementa en 1. Si la ren falla (es decir, si el resto es negativo), será preciso reducir continuación en 1 el cociente:

Figura 3.34

Tabla para al programa de

INC HL

Se verifica el resultado de la resta:

JP P. NOADD

Si el resto es positivo m 0, es que el resultado ha si correcto, y no es preciso almacenarlo. El programa salta a dirección NOADD. En caso contrario, el dividendo en osdebe ponerse con su valor anterior sumándole el divisor, a) vez que se resta 1 al cociente. Las siguientes instrucciones encargan de ejectuar estos pasos:

ADD HL, DE DEC HL

Por último, se desplaza a la izquierda el dividendo resulta te, como anticipación a la siguiente resta de prueba. Se redir el contador il y se comprueba il vale "0". Mientras esto e ocurra, se ejecuta el bucle:

NOADD ADD HL, HL DJNZ DIV RET o a "0" antes de realizar la e varias formas; el acarreo omo las siguientes:

n resto positivo, paso que se se el diagrama de flujo de la incrementa en I. Si la resta

Tabla para III programa de divisón. Ejercicio 3.27: Verifiquese manualmente el funcionamiento de este programa de división cumplimentando la tabla de la figura 3.34. tal como se hizo en el ejercicio 3.18 con la multiplacción. Obsérvese que no es preciso introducir en esta tabla el contenido de D. porque no se modifica nuncci.

ATSUDITS	INSTRUCCION	8	н	
			1	
	1			
		- 1		

DIVISION DE 8 BITS

El programa que se propone aqui sigue un procedimiento de restauración, y deja en A un cociente complementado. Sirve para efectuar divisiones de 8 bits por II bits sin signo.

E ES EL DIVIDENDO C ES EL DIVISOR A ES EL COCIENTE ES EL RESTO

DIVSS XOR BORRAR EL ACUA MULADOR LD CONTADOR DEL B 8 BUCLE LOOP88 RT. F PERMUTACION CIRCULAR DE CY EN ACC-DIVIDEN-R1.A SALIDA DE CY SUB DIVISOR DE LA RESTA DE PRUE-RA

esta:

OR:

que el resultado ha sido rlo. El programa salta a la ario, el dividendo en curso sumándole el divisor, a la s siguientes instrucciones se

vol. será preciso reducir a

uierda el dividendo resultane resta de prueba. Se reduce vale "0". Mientras esto no

JR ADD	NC, \$ + 3 A, C	RESTA CORRECT RESTAURAR
		ACUM, PONER O
DJNZ	LOOP88	
LD.	B. A	PONER EL RESTO
		EN B
LD	A, E	OBTENER EL CO
LD		CIENTE
RLA		DESPLAZAR B
44.001		ULTIMO BIT DE
		RESULTADO
CPL		BITS DE CON
C1 to		PLEMENTO
RET		LLIMLINIO

Nota: El símbolo "\$" de la sexta instrucción representa e valor del contador de programa.

DIVISION SIN RESTAURACION

El programa siguiente lleva a cabo una división de u entero de 16 bits por otro de 15 bits mediante una técnica a restauración. IX señala el dividendo e IY el divisor (no cos (Véase la figura 3.35.)



Figura 3.35 Registros de la división sin resRESTA CORRECTA
RESTAURAR
ACUM, PONER CY
PONER EL RESTO
EN B
OSTENER EL COCIENTE
DESPLAZAR
EL
ULTIMO BIT DEL
RESULTADO
BITS DE COM-

ta instrucción representa el

PLEMENTO

cabo una división de un its mediante una técnica sin o e IY el divisor (no cero).

VD, INF C

L

OVO

El registro III, inicialmente de valor 16, es el contador.

A y C contienen el dividendo. D y E contienen el divisor.

H y L contienen el divisor.

El dividendo de 16 bits se desplaza hacia la izquierda mediante las instrucciones:

RL C

El resto se desplaza hacía la izquierda mediante la intrucción:

ADC HL. HL.

El cociente final queda en B. C y el resto en HL. El programa continúa.

D1V16	LD LD LD LD LD OR	B.(IX + 1) C.(IX) D.(IY + 1) E.(IY) A, D	PARTE SUPE- RIOR DEL [D]-
	JR	Z. ERROR	VISOR) O PAR- TE INFERIOR DEL (DIVISOR) VERIFICAR SI
	LD	A, B	DIVISOR = 0 OBTIENE
	LD	HL,0	(DVD) SUP BORRAR RE- SULTADO
TRIALSB	LD RL	III. 16D C	CONTADOR ROTACION CIRCULAR RE- SULTADO + ACC IZQ
	RLA ADC	HL, HL	DESPLAZAR A LA IZQUIER- DA NO PONE
	SBC	HL, DE	ACARREO MENOS DIVI- SOR

NULL	CCF		BIT DE M SULTADO
	JR	NC, NGV	CACUMULA- DOR NEGATI VO?
PTV	DJNZ		CERO?
RESTOR	JP RL	DONE C	ROTACION CIRCULAR RE SULTADO + ACC 1ZQ
	RLA ADC	HL, HL	COMO ARII BA
	AND ADC	A HL, DE	RESTAURAR SUMANDO DVSR
	JR	C. PTV	RESULTADO POSITIVO
	JR	Z, NULL	RESULTADO CERO
NGV	DJNZ	RESTOR	¿CONTADOR CERO?
DONE	RL	С	DESPLAZAR BIT DE RI SULTADO
	RLA ADD	HL, DE	RESTO (6)
	LD	B, A	COCIENTE P B, C
	RET		

Ejercicio 3.28: Compárese el programa anterior con el siguios que utiliza una técnica de restauración:

Operaciones

DIVIDENDO EN AC DIVISOR EN DE COCIENTE EN AC RESTO EN HL

DIV16 LD HL.0 BORRAR AU

MULADOR

BIT DE RE- SULTADO ¿ACUMULA- DOR NEGATI- VO? ¿CONTADOR CERO?
ROTACION CIRCULAR RE- SULTADO + ACC IZQ
COMO ARRI- BA
RESTAURAR SUMANDO DYSR RESULTADO POSITIVO RESULTADO CERO ¿CONTADOR CERO?
DESPLAZAR BIT DE RE SULTADO
RESTO CO RRECTO COCIENTE EN B, C

		0,100	TADOR
LOOP16	RL	C	ROTACION CIRCULAR ACC-RESUL- TADO
	RLA		INDO
	ADC	HL, HL	DESPLAZA- MIENTO A LA
			IZOUIERDA
	SBC	HL, DE	DIVISOR RES- TA DE PRUE-
			BA DE PRUE-
	JR	NC, \$ + 3	RESTA CO- RRECTA
	ADD	HL, DE	RESTAURAR ACUMULA-
	CCF		DOR CALCULAR BIT DEL RE-
			SULTADO
	DJNZ	LOOP16	EL CONTADOR NO ES CERO
	RL	C	DESPLAZAR
			BIT DEL RE-
	RLA		SULTADO
	RET		

R 16D

PONER CON-

LD

Nota: El símbolo "\$" de la séptima instrucción significa "posición en curso".

Operaciones Iógicas

La otra cíase de instrucciones que puede ejecular la ALU son las instrucciones fágicas. AND. OR y OR esclusivo (XDI, También podrían incluirse aquí las operaciones de desplazamiento y rotación circular, utilizados y are repetidamente. y la instrucción de comparación, que en el 280 se llama CP. El uso individual de AND. OR y XOR se describirá en el capitulo 4.

Vamos ahora a desarrollar un breve programa para comprobar in una posición de memoria dada llamada LOC contiene el valor "0", el "1" o algún otro.

BORRAR ACU-

ama anterior con el sig<mark>uiente.</mark> auración: Utilizaremos en el programa la instrucción de comparaca y realizaremos una serie de comprobaciones lógicas. Según resultado de la comparación, se ejecutará uno u otro segmen del programa.

El programa es éste:

LD	A.(LOC)	TER DE LOC
CP	H00	COMPARAR CO
	Z, CERO 01H	ES A 0? COMPARAR CO

IP Z.UNO

NOENCONTRADO ...
CERO ...

La primera instrucción. "LD A.(LOC)", lee el contenidar la posición de memoria LOC y la carga en el acumulador. I contenido es el carácter que descamos comprobar, y su valor compara con 0 mediante la instrucción:

CP OOH

La instrucción compara el contenido del acumulador car valor hexadecimal "100", es decir, con el hinario "1000 100 Esta instrucción de comparación pone el bit Z del registo estado al valor "1", si el resultado es afirmativo, lo que comprueba mediante la instrucción:

IP 7 CERO

La instrucción de salto comprueba el valor del bit Z S residuado de la comparación ha sido positivo. Z valdrá uno refectuará el salto a la dirección CERO. Si el resultado es neg vo, se ejecutará la instrucción siguiente de la secuencia:

CP OIH

De la misma manera, la instrucción de salto bifurcará al posición UNO si la comparacion es positivas. Si ninguna de comparaciones fuesen positivas, se ejecutaria la instrucción u ocupa la posición NOENCONTRADO.

Subrutinas

Resumen de

JP Z, UNO

NOENCONTRADO ...

instrucción de comparación obaciones lógicas. Según el utará uno u otro segmento

DC) LEER EL CARAC-TER DE LOC COMPARAR CON

RO ES A 0? COMPARAR CON

(LOC)", lee el contenido de carga en el acumulador. El tos comprobar, y su valor se ección:

enido del acumulador con el con el binario "0000 0000", ione el bit Z del registro de do es afirmativo, lo que se

RO

eba el valor del bit Z. Si el o positivo. Z valdrá uno y m RO. Si el resultado es negatiuiente de la secuencia:

cción de salto bifurcará a la es positiva. Si ninguna de las ejecutaria la instrucción que

NO

La finalidad de este programa es poner de relieve el valor de la instrucción de comparación seguida de salto. Esta combinación podrá utilizarse en muchos de los programas que vienen a continuación.

Ejercicio 3.29: Búsquese en el capítulo siguiente la definición de la instrucción LD A.(LOC) y examínese su ejecto sobre las banderus en cuso de que hubiere alguno. ¿Es imprescindible la segunda instrucción de este programa (CP 00H)?

Ejercicio 3.30: Escribuse un programa que lea el contenido de la posición de memoria "24" y hilturque a la dirección llamada "ESTRELLA", si en dicha posición se encuentra el símbolo "s". La representación binaria de "s" es "00101010".

Resumen de instrucciones

Hemos estudiado casi todas las instrucciones importantes del 280 utilizandolas; hemos transferido valores entre la memoria y los registros; hemos realizado operaciones aritméticas y logicas con caos valores; los hemos verificado, y, segin el resultado obtenido, hemos ejecutado unas u otras porciones del programa. Tambin hemos aprovenhado las instrucciones "automáticas" especiales del 28td, como DNZ, para acortar promisticas especiales del 28td, como DNZ, para acortar promisticas, como LDDR, CPIR o INIR.

Se ha sucado el máximo partido de las características peculiares del Z80, como las instrucciones para registros de 16 bits que simplifican los programas (tienguse en cuenta que tales características no existen en el 8080, del que el Z80 es una versión ontimizada).

Ya hemos hablado de una estructura llamada bucle, y a continuación estudiaremos otra muy importante: la subrutina.

Subrutinas

Conceptualmente, una subrutina no es sino un bloque de intrucciones al que el programador ha adjudicado un nombre. Desde un punto de vista práctico, toda subrutina empieza con una instrucción especial, llamada declaración de subrutina, que la identifica como tal al ensamblador, y termina con otra. llamada retorno (return). Veremos primero el funcionamient de un subrutina dentro de un programa, para aprende l apreciar su valor, y a continuación pasaremos a la realizató práctica de la misma.

La utilización de una subrutina se muestra en la figura 33 El programa principal esta representado a la requierda, y subrutina, a la derecha. Las líneas del primero se ejecutas un tras otra basta que apurece una instrucción CPALL SUS " límituda e subrutina, que transfere el control a esta, de manque la primera instrucción que se ejecuta tras CALL SUS el primera de las que componen la subrutina en cuestión, conmuestra la flecha I de la figura.




Figura 3.36 Llamadas a una subrutina

A continuación se ejecuta el subprograma de la submitara la misma forna que cualquier otro programa. Supondernost principio que la subratina no incluye, a su vez, otras lamata La últuma interucción de la subratina co, RETORNO, lo se provoca la devolución del control al programa principal. Re consultado de la control al programa principal. Re Col. L. SILB esta el mensionado no programa principal, hecho el muestra la Recha 3 de la figura. A continuación prosque de forma normal la ejecución del programa principal fileda «

Dentro del programa principal surge una segunda instrución CALL SUB, y tiene lugar una segunda transferencia se bolizada por la flecha 5. Esto significa que la subrutina vuelsel ejecutarse, una vez más. tras la nueva llamada.

En el momento en que aparece la instrucción REI dentro de la subrutina se ejecuta la instrucción del program principal que sigue a la CALL SUB, como muestra la flecha¹ y tras ella el resto de dicho programa (flecha 8).

El efecto de las instrucciones especiales CALL SUB y RE está, por tanto, claro. Falta por saber que utilidad tienen a subrutinas.

Lo más valioso de una subrutina es que puede flamas desde cualquier punto del programa principal y utilizarse cuatas veces sea necesario sin necesidad de volver a escribirla. B. primero el funcionamiento programa, para aprender a pasaremos a la realización

se muestra en la figura 3.36, entado a la izquierda, y la del primero se ejecutan una nstrucción "CALL SUB" o el control a ésta, de manera jecuta tras CALL SUB es a ubrutina en cuestión, como



programa de la subrutina de programa. Suprondremos en ge. # su vez. otras llamadas, tina es RETORNO, lo que el ojecuta es la que sigue a grama principal. Tras grama principal. hecho que continuación prosigue de la grama principal (flecha 4). Surge una segunda instruesegunda transferencia, simica que la subrutina vuelve a teva llamada.

arece la instrucción RET a instrucción del programa 3, como muestra la flecha 7, ama (flecha 8).

peciales CALL SUB y RET ther que utilidad tienen las

ina es que puede llamarse principal y utilizarse cuand de volver a escribirla. De esta forma se ahorra espacio de memoria y tiempo de programación, con la consiguiente simplificación del diseño de programas.

Ejercicio 3.31: ¿Cuál es el principal inconveniente de la subrutina?

Respuesta: El inconveniente del trabajo con subrutinas se deduce fácilmente con sólo examinar el flujo de control entre ellas y el programa principal: la relocidad general de ejecución es as buja, porque es preciso ejecutar las instrucciones especiales CALL SUB y RETURN.

REALIZACION PRACTICA DEL MECANISMO DE LA SUBRUTINA

Vamos a ver de qué forma se tratan en el interior de microprocessor las dos instrucciones especiales CALL SUB , RET. El efecto de CALL SUB es tomar la instrucción siguiente de una nueva dirección. Como se recordará y si no se recuerda deberá repasarse el capitulo 11. La dirección de la instrucción que debe ejecutarse a continuación de la que está ne curso se encuentra en el contador del programa PC. De esto se deduce que CALL SUB modifica el contenido del PC, en el que carga la dirección de comienzo de la subratina. Pero, ¿bustar con esta el contra del programa pero, bustar con esta el contra del programa pero, contra carga la dirección de comienzo de la subratina. Pero, ¿bustar con esta el contra del programa pero, ¿bustar con esta el contra del programa pero, ¿bustar con esta el contra del programa pero del programa per pero del programa pero del programa pero del programa pero del programa per pero del programa pero del programa per pero del programa pero del programa pero del programa pero del programa per pero del programa pero del programa per pero del programa pero del

Para responder a esa pregunta, consideremos la segunda de las instrucciones especiales. RET. Esta instrucción determina la vuelta a la instrucción que sigue a CALL SUB. lo que solo es posible es is su dirección es ha conservado en algún sitio. Dicha dirección es el valor del constador del programa en el programa en conserva el meja a CALL SUB, porque el constador del programa en el programa en

El problema que se plantea es dónde conservar esa dirección de retorno, que debe permanecer en un sitio en el que no pueda borrarse de ninguna manera.

Antes de seguir, vamos a analizar la situación que plantea la figura 3371: a subrutina 1 contrete una llimada a otra subrutina 2 o SUB2. El mecanismo expuesto debe funcionar también en este casos. Naturalmente, el número de lliamadas internas no tiene por qué estar limitado a dos. y puede ser cualquiera N. En general, cada vez que se encuentre una nueva llamada CALL, el mecanismo de ciecución debe volver a almaenar el contador mecanismo de ciecución debe volver a dimenar el contador.

del programa. Io que significa que hacen falta al menos posiciones de memoria para este mecanismo. Además, hay volver primero, desde SUB2 y, a continuación, desde SUB1. Trares pulabras, lo que hace falta es una estructura esta consecur el orden cronológico en que se han almacenado direcciones.

Dicha estructura itene un nombre, y ya hemos hablade lelte es lu plia. In figura 339 recoge el contenido real de la durante las succeivas llamadas a las subrutinas. Examismo primero el programa principal. La primera l'amanda se crue tra en la dirección 100 - CALL SUBI. Supongamos que, et a mercioprocesador, la lamada a la subrutina tultira 3 hytes 68 es una excepción!; por tanto, la siguiente dirección secon o es 3101; sino 1031: la instrucción CAL Lutiliza las dirección secon o es 3101; sino 1031: la instrucción CAL Lutiliza las dirección secon de su programa cuando la llamada haya sido decodió en su totalizada será 1033. El efecto de la llamada e cargar el valor "280" – dirección de partida de SUBI – en contador del programa.

Figura 3.37 Llamadas internas

> Ya estamos en condiciones de estudiar el efecto de la a trucción RET y el funcionamiento del mecanismo de nila. La ejecución avanza dentro de SUB2 hasta que encia tra la instrucción RET en el momento 3. El efecto de III no es sino transferir la cabecera de la pila al contador de programa. En otras palabras, el contador recupera el sale que tenía antes de la entrada a la subrutina. La parte susan de la pila es, en nuestro ejemplo, "303". La figura 3.39 isón que, en el momento 3, el valor "303" ha pasado de la pilat contador del programa. Como resultado, la ejecución del instrucción avanza a partir de la dirección "303". En el cida se encuentra la instrucción RET de SUB1. El valor del cabecera de la pila es "103", que pasa al contador del progima. Como consecuencia, el programa se ejecuta, a partir del posición de memoria "103", dentro del programa principal a es precisamente el efecto deseado. La figura 3.39 demuestra p en el ciclo 4 la pila está de nuevo vacia. El mecanismo funcio

Figura 3.38 Llamadas a subrutinas

Figura 3.38 Estado de la pila a lo lar n hacen falta al menos 2N ecanismo. Además, hay que intinuación, desde SUBI. En es una estructura capaz de que se han almacenado las

ore, y so hemos hablado de e el contenido real de la pla las subrutinas. Examinemos primera llarmada se encuenBIL Supongamos que, en el brutina utiliza 3 bytes (RST iguiente direction secuencial ción CALL utiliza las directa unidad de controi del 280 ción de 3 bytes, el valor del lamada haya sido decodifica-l defeto de la llamada será de partida de SUBI— en el 60 partida de SUBI— en el controi del 280 partida del 280 partida del SUBI— en el controi del 280 partida del SUBI— en el controi del 280 partida del 280



estudiar el efecto de la insento del mecanismo de la de SUB2 hasta que encuenmento 3. El efecto de RET de la pila al contador del contador recupera el valor subrutina. La parte superior "303". La figura 3.39 indica 303" ha pasado de la pila al esultado, la ejecución de la dirección "303". En el ciclo 4 de SUBI. El valor de la pasa al contador del prograima se ejecuta, a partir de la del programa principal, que La figura 3.39 demuestra que racía. El mecanismo funciona. Este mecanismo de llamada a subrutinas actúa hasta que la pila alcanza su dimensión máxima, y por eso los primitivos microprocesadores con pilas de 4 u 8 registros estaban limitados a 4 u 8 niveles de llamadas a subrutinas.

Obsérvese que en las figuras 337 y 338 las subrotinas se han simbolizado a la derecha del programa principal cillo bedece iniciamente e razones de claridad de la representación, porque las subrutinas se escriben exactamente igual que las instrucciones normales del programa. En la hoja de papel en que aparece el listado completo del programa. Ins subrotinas pueden colocasse al principio del texto, en el centro del mismo e al final, y se identifican por la declaración de subrutina que en al final, y es identifican por la declaración de subrutina que que lo que sigue debe tratarse como una subrotina. Estat sud-doisstrucciones del ensamblador se estudiarán en el canítulo 10.






Figura 3.39
Estado de la pilla a lo largo del tempo.

Figura 3.38
Uamadas a subrotinas

SUBRUTINAS DEL Z80

Ya se han expuesto los conceptos básicos relativos a las subrutinas. Sabemos que hace falta una pila para que funcionen. El Z80 dispone de un puntero de pila de 16 bits, de manera que la pila puede residir en cualquier lugar de la memoria y albergar hasta 64K (IK = 1024), suponiendo que estén disponibles para ese fin. En la práctica, el programado define, antes de escribir el programa, la dirección de partida á la pila y su dimensión máxima, reservandose, en consecuenca la parte necesaria de la memoria.

La instrucción de llamada a subrutinas del Z80 es CALL, existe en dos versiones: llamada directa a incondiciona

—CALL DIRECCION—

Illimate condicional positiva e del 200, e privato de la consistencia del consistencia del

CALL CC, NN sido se ejecuta si es cierta la condozi especificada por "CC"; CC es un conjunto de tres bits (bits 3) y 5 del cédigo de operación) capaz de especificar hasta oú condiciones, que corresponden a cada una de las cuatro basb ras "Z", "C", "PJV" y "S", que pueden ser cero a no cera Hay también dos tipos de instrucciones de vuelta; REI NEET CC.

RET es la instrucción de vuelta básica. Ocupa un byte, hace que los dos bytes superiores de la pila vuelvan a instalax en el contador del programa. Es incondicional.

RET CC tiene el mismo efecto, pero sólo se ejecuta il la condiciones especificadas por CC son ciertas. Los bits condicinales son los mismos de la instrucción CALL que acaban de describirse.

Además, hay dos tipos especializados de retorno que sirur para acabar rutinas de interrupción: RET1 y RETN. Se desebirán en el capítulo de instrucciones del Z80 y en el de interruciones.

Hay, por fin, otra instrucción especializada análoga a la llamada a subrutha, pero que sobo permite al program de viarse a una de ocho posiciones de partida localizadas en pagina erco. Se trasa de la instrucción RST P, una instrució de l byte que almacena automáticamente el contador del garana en la pala y devisa el programa a la dirección especific ta en el campo de tres bis: P: este corresponde a los bis 3.4; 5 de la instrucción, multibilizados por ceho.

En otras palabras, si los bits 3, 4 y 5 son "000", el saltoproducirá la posición 001/k si on "01", el salto será si 88 elebiera, y así hasta III, que provoca la bifurcación a la pesia 38H. La instrucción RST es muy eficar en ierminos de vétodad, porque tiene un solo byte, aunque a cambio de salte unicamente e ocho posiciones en la piseina cerro: además, sist la práctica, el programador a, la dirección de partida de ervándose, en consecuencia,

rutinas del Z80 = CALL, y a la riccta o incondicional a que ya se ha descrito, y 80, y en virtud de la cual se determinada condición. Por la subrutina 1 si la bandera icación. Es una instrucción subrutinas son condiciona-se cumple una condición.

i si es cierta la condición njunto de tres bits (bits 3, 4 z de especificar hasta ocho da una de las cuatro bandeteden ser cero o no cero, ucciones de vuelta; RET y

básica. Ocupa un byte, y la pila vuelvan a instalarse ncondicional.

pero sólo se ejecuta si las i ciertas. Los bits condicioción CALL que acaban de

ados de retorno que sirven : RETI y RETN. Se descridel Z80 y en el de interrup-

specializada análoga a una permite al programa desmentida localizadas en la ión RST P, una instrucción mente el contador del prona a la dirección especificatorresponde a los bits 3, 4 y

por ocho.

4 y 5 son "000", el salto se
"001", el salto será a 08H,
t la bifurcación a la posición
ficaz en términos de velociunque a cambio de saltar
página cero: además, estas

direcciones de la página cero están separadis nada más que por ocho bytes. Se trata de una instrucción procedent del 8080 que se usa mucho para interrupciones, como se describirá en el capítulo correspondiente. No obstante, el programador puede utilizarla para cualquier otro fin, y debe considerarse como una posible llamada a una subrutina especializada.

EJEMPLOS DE SUBRUTINAS

Casi todos los programas desarrollados hasta el momento, y la mayor parte de los que vamos a desarrollar, se escibiriar normalmente como subrutinas. Así, el programa de multiplicación es normal que se use en muchos puntos de un programas general; por tanto, para clarificar y facilitar el desarrollo de programas, conviene definir una subrutina llamada, por ejemplo, MULT; al final de la misma no hay más que añadir la instrusción BET.

Ejercicio 3.32: Si se usa MULT como subrutina, ¿"dañará" algunos de los registros o banderas internos?

RECURRENCIA

Se llama recurrencia a la llamada a una subrutina desde ella misma. Si se ha comprendido el mecanismo de ejecución práctica de subrutinas, podrá responderse a la siguiente pregunta:

Ejercicio 3.33: ¿Es posible que una subrutina se llume a si mismo." (En otras palabras, funcionará todo correctamente si una subrutina se lluma a si mismo?) Sí no está seguro de la respuesta, dibuje la pila y ocipiela con las direcciones sucesiras; observe a continuación los registros y la memoria (teàse ejercicio 3.18) y determine si huy algún problema.

Las interrupciones se estudiarán en el capítulo 6, dedicado a las técnicas de entrada y salida. Todos los retornos, con excepción de los que proceden de interrupciones, son instrucciones de un byte; por su parte, todas las llamadas —excepto RST— son instrucciones de tres bytes.

Ejercicio 3.34: Consulte en el capítulo siquiente los tempos de ejecución de las instrucciones CALL; RET. ¿Por qué el retorno de una subrutina es mucho más rápido que la llamada a la misma? (Una pista: si la respuesta no parece obeia, repésese una ex más el funcionamiento de la pla del mecunismo de subrutinas y analícense las operaciones internas que deben llezora e cabo.)

PARAMETROS DE SUBRUTINAS

Cuando se llama a una subrutina, normalmente se espa que actúe sobre ciertos datos. Así, en el caso de la multipla ción, hay que transmir a la subrutina dos números para que sean sometodos a esa operación. Como pa vamos en el case la rutina de multiplicación, el multiplicando y el multiplica se encuentran en posiciones de memorios dados. He aqui, para un procedimiento de paso de pariametros, a través de la un procedimiento de paso de pariametros, a través de la meliodos:

- A través de los registros.
- A través de la memoria.
 A través de la pila.

Usar los registros para transferir parámetros tiene la setta suponiendo que haya registros disponibles de que no est presi trabajar con posiciones fijas de memoria, de mantera que sisultoritas es independiente de la memoria. Si se utiliza su posición de memoria fija, cualquier otro usuario del program deberá tener menco tudidos para seguir la misma convención asegurarse de que esta posición está realmente libre tivate, especial por por eso, en muchos canos, se reserva un biopr de posiciones de memoria para transferir parámetros entre entre su subrotinos.

Usar la memoria tiene la ventaja de la flexibilidad (puola usarse más datos), pero m cambio de un rendimiento inferior de tener que ligar la subrutina a un área fija de la memoria.

La ubicación de los parámetros en la pífu tiene la neu rentaja que el suo de los registros. la independencia de imemoria. La subrutina "sube" que recibirá, por ejemplo. de parámetros almancendos en la cabecera de la piña. Por sopo to, también tiene inconvenientes: la piña se satura de datos, se a consiguente reducción del número der desten de datos, el consiguente reducción del número der desten el mangel la piña, y puede exigir el empleo de varias de estas estrutis de datos.

La elección es responsabilidad del programador; pero e general, se prefiere conservar la mayor independencia posib con respecto a las posiciones reales de memoria.

Si no hay registros disponibles, la pila es una alternativa considerar. Sin embargo, cuando es necesario pasar a la subtina mucha información, ésta puede residir directamente emenoria. Una forma elegante de resolver el problema de tramitir un bloque de datos consiste simplemente en transmitra puntero dirigido a la información (un puntero es la dee

Resumen

na, normalmente se espera en el caso de la multiplicaina dos números para que mo va vimos en el caso de plicando y el multiplicador oria dadas. He aquí, pues, etros: a través de la memonicas, lo que da lugar a tres

parametros tiene la ventaja, mibles, de que no es preciso emoria, de manera que la memoria. Si se utiliza una otro usuario del programa guir la misma convención y à realmente libre (véase el casos, se reserva un bloque nsferir parametros entre va-

le un rendimiento inferior y in area fija de la memoria. s en la pila tiene la misma os: la independencia de la recibirá, por ejemplo, dos cera de la pila. Por supuespila se satura de datos, con ro de niveles de llamadas a iderablemente el manejo de e varias de estas estructuras

a de la flexibilidad (pueden

del programador; pero, en navor independencia posible es de memoria. la pila es una alternativa a

necesario pasar a la subruede residir directamente en solver el problema de transimplemente en transmitir un n (un puntero es la dirección del principio del bloque). El puntero puede pasarse por medio de un registro, o de la pila (hacen falta dos posiciones de pila para almacenar una dirección de 16 bits), o bien por medio de una o varias posiciones fijas de memoria.

Por último, si ninguna de las dos soluciones es aplicable, habra que acordar con la subrutina una posición fija en memoria (el "buzón de correos").

Ejercicia 3.35: ¿Cuál de las tres mitadas mencionadas será mejor nara las recurrencias?

BIBLIOTECA DE SUBRUTINAS

La organización de las diversas porciones de un programa en forma de subrutinas identificables tiene la ventaia de que pueden ponerse a punto independientemente y de que se les puede asignar un nombre mnemotécnico. Si pueden utilizarse en segmentos diferentes del programa serán intercambiables y, por tanto, podrán formar parte de una biblioteca de subrutinas. Sin embargo, en programación no existe ninguna panacea, y acostumbrarse a convertir cualquier grupo de instrucciones que se repita por su función en una subrutina dará lugar a un rendimiento escaso. El programador deberá aprender a equilibrar las ventaias con los inconvenientes.

Resumen

Hemos visto en este capitulo como manipulan internamente la información las instrucciones del Z80. Los algoritmos traducidos a programas se han hecho cada vez más complicados y. además, han servido para utilizar y explicar los tipos de instrucciones más importantes.

También hemos definido varias estructuras de uso continuo.

como bucles, pilas y subrutinas.

El lector deberá tener ya una idea básica de lo que es programar y de las principales técnicas puestas en juego en las aplicaciones normales. Pasemos, pues, a estudiar en detalle cada una de las instrucciones

		A-00	PC-000	DF-0000	HR -6000	5:0300	F:0100	01001	1.0	BC+1687
				D: 0000						4.07001
		8=60	BE - 0000	B:-0000	HL-0000	3=0300	F-0104	0104	1.1)	2+100
		#-200	0000	3 DE:0000	M -0000	5-0100	1-0104	0104	1.0	DE + (000)
		A1-00	pr. 0000	0.0000	M1 .0000	X-0000	Y=0000	1-00		(0.9021
		8100	EE: 0000.	COOR 3G b	d0000 ps	5:0300	F-0100	0100-	1,0	0410
		A00	8.19000	3 3: 10000	E. =0000	X > 0 900	Y-0000	1=00		
				3 0010000			7-010C	010C.	LD	F-0000
				3 ME - 0002					45.61	Conces
		0.00	B1 000	p (x' none	H: - 0000	X+0000	4-0000	1-00		
	2	A-00	PC+580:	ME-0005	N -0000	5-6300	F 0000	01111	.lk	pur + State
		A'-00	B1 -000	3 3,10000	H. 0000	X 0000	A 0000	1 00		10314
	C	A-00	EC+080	DE-0005	MI -0000	5 0300	F-0113	0113	0.00	61:13
				9"-0000 1 NE-0005						
		4:-00	211000	0 0. 10000	H. 40000	X - 0000	Y-0000	1:00	36, 71	
	e e	6 50	NC 080	DE:0000	HE DOOR	5 0.100	r 0116	0116	Fel	
		A: -00	R*+0000	0.0000	H:+0000	X 0000	Y-0000	1-00		
	U			1 16 0009					PLC	P
	N			0.0000			Y BODO		£	B7+919
	N	6 00	NC.070	0 0 - 000A	NI, GUOS	5-0300	P-0119	0115.	30	16360
	N	0.00	ME - 0000	1 (E:000A	HI - 0005	5 0.500	1 9101		1364	
		A: 60	(1. 000)	o br book	N'-6060	x-00000	T DODGO			
	V D	A 80	SC:070	0 ME:0004	HL:000:-	2.0100	1: 0111	Dill.	-250	DE-0111
				0.00000						
7	V C	9, 90		0 N. 0000					npp.	F1 -26
,	i i			0 05-0004	HI -DOOL	5-0300	F 0114		51.6	
		A 100	A11000	0 00000		X10000	T 8080	1 00		
	¥	6100	3C 070	0 DE-0014	HL-ODGE	5 -0,300	F 0318	DIIA"	168	b .
		V. 400		0 11 6660			4 0000			
r	4	D 00		0 11, 0000 0 1E-0010		5 0,500 r 0,000			DEC	
		V 00	Dr DVG	0 10 0014	111 0000	5 0300		0119	III:	87,016
		A: 00		D Br - DHING		X-0000	Y 10000	1 -001		
	N	5-00	PC-080	D BE-0014	HL - DOOR		F 0101		503	
		0,400	b000	0 80000	H0000	X obbe	1 0000	1 00		81-518
	0			0 86 0014			1: 0111 1 0000	0111	-JK	00115
,	5-			0 16-0014			1. 0114		51.6	
		01:00	P - 000	0 8" 0000	11' 6000	X 0000	у попо	1 04		
	12			0 86-0038			F mile		BI	
			B000		H. '0000	z.0000				
	9	0.00		0 34 -0034			A 00000		10.0	2
	44		BL-050	0 25 0078			1: 0119		1111	
		A 60	P000	D B- 0000	H- 8080		¥ 5000			
	N	0.00	BEC-050	0 05-0028	NL -000F	5-0.500	1, 0105	0101	2348	
				0 0 - 0 0 0 0						
c	ů.	W-00		0 36 -0009			1110-7		-8%	NC. (0114
		V- 00	N. 000	0 30 -0023	16 909L				SLA	
		4, 00		5, 0000			¥ 9000			
	9	N:00	101050	D DE -0056	16, -000F	5 9300	P 0116		Bct	21
				0 50000						
?	U	A 00			10001	5 0300		erra.	DEL	21
	Sec.		PL 045	0 34 00040 0 34 -00040					.a	Street,
		a: 00	h: 590	0 54 00000						
	W	A 00	BC:040	0.06 10050	196 - 00001	5 0300	P1010F		REI	
		0.1400	\$1.000	n >- 0000	H- 0000	X 6000	Y 0000	1.00		
?	v	A-00		0 01-009			F-0111		Jk	HC1833F
,				0 BI DUCH 0 D1 -00000					10.0	
	-	V. 00	31 000	0 b. 4600	H- 0000	x 0000	Y BOBO	1 00		

Figura 3.40 Listado completo de la micación (continuación).

Figura 3.40 Listado completo de la multiplicación. Figure 3.41
Programa de multipli
(Hex)

500 P+0100 0100' 4 ft 000 Y=0000 1:00 000 Y 0000 I=00 9010 9104 0104 300 ProtoF OtoF' Skt. 300 F-0113 0118: ADD HI +DE 00 Y-0000 1-00 300 P=0114 GL16: SLA 00 I 0000 T 000 300 F 0114 0116" 000 Y-0000 1-00 050 Y+0000 1 Op 00. I 0000 Y 0000

JP NZ+0106

Figure 3.40 Listado correleto de la multipli-9100

Figure 3.41

6-80 RC-0300 NE COMO HE-000E S-0300 Paggo Digg. 91-66 N.-0086 D.-0006 N.-0008 X 0000 X-0009 1-00 A-00 MC 0300 NF+0000 HL+0001 5+0300 F=0111 0111 9,-00 B,=0008 B,=0000 H, 0000 R-0000 A-0000 1-00 # 69 ht -0006 ht --1000 Ht +0000 X -0000 1 0000 1 00 81496 D1 0000 D1-0000 N1-0000 X-0000 Y 0000 I 00 8 00 NC 0200 DE-0280 4L 000F 5:0300 Pr0118 011H1 N C A:00 Bi::0100 21-0280 NL-000F S-0300 F-010F 010F W.-00 B. 6006 S.-0006 H.-0000 X.0000 A 6000 I 00 A-00 BC 0100 NE-0380 HL-000F S-0300 F-0111 0111-9. OB 9.-6000 31.-0000 H, BDSD X-0000 A 0000 1 DN 4'-00 8'-0000 D'-5000 N'-0000 X 0000 Y-0000 I-00 A-00 PC-0100 BC-0500 HI -0000 S-0300 P-0118 0118-9 - 00 p: 0000 p: -6000 H: -6000 X -0000 X 0000 1 00 W. 66 R. 6000 D. 6000 H. 6000 X-6000 A 0000 I 90 W. =00 B. =0000 [1. =0000 H. =0000 X >0000 A=0000 [1.00

RESPUESTAS AL EJERCICIO 3.18 (MULTIPLICACION):

DRD #0100 20 MPRAD 50 1 0106 E0420001 60 82460 RC. (APRab) CANBA MULTIPLICADOR EM EL B ES CONTADOR DE BIT DE. (BPDAD) (CARGA MULTIPLICANDO EN E IPONE A O EL RESULTADO 14.0 110 MAT ISHIFT AL ACARRED DEL BIT 115 1 NC. NOADD ICCMPRISER EL ACARES HL.DE 011A CB23 011C CB12 160 NOADE I SHIFT IZQUIERDA DE MPD

ETIQUETA	INSTRUCCION	В	С	C		Е	н	L
		00	00		00	00	00	00
MP488	LD BC, (0200)	00	03	0	00	00	00	08
	LD B, 08	08	0.3	0	00	00	00	В
	LD DE, (0202)	08	03	0	00	0.5	00	00
	LD D, 00	08	03	0	00	05	00	00
	LD HL,0000	-08	03	0	00	05	00	00
MULT	SRL C	-08	01	1	00	0.5	00	00
	JR NC,0114	08	01	1	00	05	00	-00
	ADD HL, DE	08	01		90	05	00	-05
NOADD	SLA E	08	01	0	00	0A	00	06
	RL D	08	03	0	00	0A	00	25
	DEC B	07	01	0	00	0A	00	Œ
	JP NZ,010F	07	01	1	00	0A	00	1
MULT	SRL C	07	00	1	00	BΑ	00	08
	JR NC,0114	07	00	1	00	DA	00	0.5
	ADD HL, DE	07	00	0	00	DA	00	OF
NOADD	SLA E	07	00	0	00	14	00	0
	RL D	-07	90	0	00	14	00	Q.
	DEC B	06	00	0	00	14	00	Œ
	JP NZ,010F	06	00	0	00	14	00	05

Figura 3.42 Dos repeticiones del bucle.

C	D	E	Н	L
0	00	00	00	00
0	00	00	00	00
0	00	00	00	00
0	00	05	00	00
0	00	05	00	00
0	00	05	00	00
1	00	05	00	00
1	00	05	00	00
0	00	05	00	05
0	00	0A	00	05
0	00	QA	00	05
0	00	0A	00	05
0	00	OA.	00	05
7	00	0A	00	05
1	00	0A	00	05
0	00	0A	00	OF
0	00	14	00	OF
0	00	14	00	OF
0	00	14	00	OF
0	00	14	00	OF



Intraducció

Clases de



Antes de analizar una por una todas las instrucciones del 280 y de explicar en detalle su finalidad, el efecto que provocan en las banderas (Haga) y cómo pueden combinarse con los diversos modos de direccionamiento, estudiaremos los tipos de aquellas que deben custir en cualquier ordenador de tipo general. El capítulo 5 está integramente dedicado a la discusión en profundidad de las técnicas de direccionamiento.

Clases de instrucciones

Las instrucciones pueden clasificarse con arreglo a muchos criterios. En este libro reconoceremos las siguientes cinco categorias:

- 1. Transferencia de datos.
- Tratamiento de datos.
- Verificación y bifurcación.
 Entrada y salida.
- 5. Control.

Vamos ahora u describirlas una por una.

TRANSFERENCIA DE DATOS

Estas instrucciones llevan datos de unos registros a osi entre los registros y la memoria o entre los registros y la emento entre los registros y la entrado entre los registros y la entradações de la registro especializados; así in operaciones de inserción (post) y extracción (post). y para new jar la plita con mas eficación; cargan una publicar do datos de posición, superior de la plan en el acumidador, y actamento de la contrada del co

TRATAMIENTO DE DATOS

Las instrucciones de tratamiento de datos pueden, a su va clasificarse en cinco categorías generales:

- Operaciones aritméticas (como adición o sustracción).
 Manipulación de bits (SET y RESET).
- Incremento y decremento.
- 4. Operaciones lógicas (AND, OR, OR exclusivo).
- Operaciones de desplazamiento y rotación (SHIFI ROTATE).

Para manipular los datos con eficacia es muy decedi disponer de instrucciones artiméticas potentes, como la multicación, y división, aunque, por desgracia, están ausentes elmayor parte de los microprocesadores. Son también muy intesantes instrucciones potentes de desplazamiento y rotace como desplazar n bits o intervambiar aibbler els desir, canitde posición las mitades irquierda y derecha de un hyte, aung también etas faltan de casi todos los microprocesadores.

Antes de examinar las instrucciones del Z80, recordena) diferencia entre desplezamiento y roración. El desplezamiento del diferencia entre desplezamiento y roración, el desplezamiento la traslación del contenido de un registro o de una posición memoria a la taquierda o a la derecha en un bit; con resultado sale del registro un bit, que passa al bit de acarrae bit que entra por el lado opuestos será "O", sibil que entra por el fado opuestos será "O", sibil que entra por el fado opuestos será "O", sibil que entra por lado de puestos será "O", sibil que entra electración un "desplezamiento artimético a la derecha" o defectuado un "desplezamiento artimético a la derecha" o desplezamiento artimético a la derecha" o desplezamiento artimético a la derecha "o desplezamiento" de la derecha "o desplezamiento artimético a la derecha "o desplezamiento" del proposition de la derecha "o desplezamiento" del proposition del propositi

En la rotación, el bit que sale también pasa al acarreo, ya el que entra es el que había en dicho acarreo antes del rinsó la operación; por tanto, equivale a una permutación circular al 9 bits. Con frecuencia conviene disponer de una instrucción le permutación de 8 bits que traslade el bit de un extremo contrario; no la tiene casa inigún microprocesador, aunque sú 280 (vèase figura 4.1). Figure 4.1 Desplazamiento y rotaci entre los registros y algún entre los registros y algún ede haber instrucciones de etros especializados; así, hay xtracción (pop), para maneuna palabra de datos de la la acumulador, y actualizan untador de la misma, todo

> Figura 4.1 Despleramiento y rotación.

o de datos pueden, a su vez, erales: no adición o sustracción)


y RESET).

OR, OR exclusivo). ento y rotación (SHIFT,

eficacia es muy deseable potentes, como la multipiracia, están ausentes de la es. Son también muy interedesplazamiento y rotación, ar nibbles (es decir, cambiar derecha de un byte), aunque los microprocesadores.

nes del Z80, recordemos la

ación. El desplazamiento es gistro o de una posición de derecha en un bit; como m pasa al bit de acarreo. El erá "0", salvo que se haya de del bit más significativo, bién pasa al acarreo; pero acarreo antes del inicio de na permutación circular de oner de una instrucción de ci el bit de un extremo al troprocesador, aunque sí el





Por último, al desplazar una palabra a la derecha es conveniente disponer de otro lipo de desplazamiento. Ilamado estension de signo o "desplazamiento artimetico a la derecha". Al oporar en complemento a dos, sobre todo al ejecutar ratinas de porte de la complemento a dos, sobre todo al ejecutar ratinas de vo a la derecha, en este cuso, el bit que entra por la izquierda ha de ser un "T, porque el signo debe conservares tantas veces cuantas se efectue el desplazamiento: esto es lo que se llama desplazamiento artimetico a la derecha.

VERIFICACION Y SALTO

Las instrucciones de verificación comprueban si los bits contenidos en el registro que se espocífica son 70-11º o alguma combinación determinada de esos valores. Como mínimo, es necesario que pueda verificarce el registro de estado. lo que significa que conviene disponer en ese registro del mayor número posible de banderas. Es aconsegible que la comprobación de tales his pueda hacerse con una sola instrucción. Lo mejor, sin duda seria poder verificar candiquer in die endiquier registro y comparar el valor de cualesquiera otros registros (mayor que, moror que, ingra) al Las instrucciones de la mayor parte de los microprocesadores sólo sirven para verificar his aislados del registro de estado, pero el 280 está moiro couriedo.

Las instrucciones de salto de las que se suele disponer se organizan en tres categorias:

- Salto, que especifica una dirección completa de 16 bits.
 Salto relativo, normalmente limitado a un campo de desplazamiento de 8 bits.
- 3. Llamada, que se emplea en combinación con subrutinas.

Las instrucc

Conviene disponer de saltos de dos o incluso tres side imayor que, menor que o igual a, por ejemplo). Es cimolos salto relativo, que es el salto hacia adelante o hacia atría usas pocas instrucciones, aunque, en realidad, equivival a lat normal. Al término de la mayor parte de los bueles ha y expración de incremento seguidad por otra verificación y bifurcación; por tanto. La disponibilidad de un estas operaciones en una sola instrucción influye decisivame en la ejecución eficaz de bueles. Lamentablemente, la nea parte de los microprocesadores solo disponen de bifuración semullas combinadas con verificaciones igualmente sencilias combinadas con verificaciones igualmente sencilias combinadas con verificaciones igualmente sencilias de la 250 si dispone de una tratrucción de "decrementa" de la consecución de descrimenta de solo comprueba a un registro determinado avale o directoridado.

ENTRADA/SALIDA

Las instrucciones de entrada/salida sirven para manipula los dispositivos de entrada/salida. La mayoría de los micross cesadores de 8 bits trabajan con E/S direccionada en memora esto implica que los dispositivos de entrada y salida esta conectados al bus de direcciones igual que las pastillas de memoria y se direccionan de la misma forma. A efectos di programación se tratan como posiciones de memoria que w lo general, necesitan 3 hytes v. en consecuencia, son lentas le mejor para aumentar la eficacia es contar con un mecanismoli direccionamiento breve para que los dispositivos de E/S, en la que la velocidad es crucial, puedan residir en la página 0 % embargo, si la página 0 tiene direccionamiento, suele ser, pork general, para la memoria RAM, lo que impide su utilizadio eficaz para los dispositivos de E/S. El Z80, como el 800 dispone de instrucciones especiales de entrada y salida de manera que el programador puede direccionar los dispositivo de E/S como posiciones de memoria o como tales, utilizante para ello instrucciones E/S, que describiremos más adelante a este mismo capitulo.

INSTRUCCIONES DE CONTROL

Las instrucciones de control proporcionan las señales é sinconización y pueden suspender o interrumpir un programa También funcionan como paradas o interrupciones simulata (las interrupciones se tratarán en el capítulo 6, dedicado a la técnicas de entrada y salida).

Las instrucciones del Z80

INTRODUCCION

El microprocesador 280 se ha construido como sustituto del 8080, al que supera en algunos aspectos; coniciner todas las instrucciones de éste y algunas nuevas. Como el codigo de operación de B bits ofrece poco espacio, assombra que quienes proyectaron el 280 hayan conseguido afadirle más instrucciones; para ello approceharon unos codigos de operación un ouaron el como de como de como de como de como de como de superaciones indevadas. Por eso algunas instrucciones del 280 ocupan hasta 5 bytes de memoria.

En importante recorder que un mismo programa puede excribire de muchat format diferentes. Para programar con eficacia es imprescincible conocer a fondo y entender todas las instrucciones, aunque cuando se está aprendiendo no hay necesidad de escribir programas optimizados. Así es que, al acercarse por vez primera a este capitulo. Io que importa no es recordar las instrucciones en su totalidad, sino estudiar las categorias y los ejemplos tipicos. Más adelante, en el momento de excribir programas, el lector podrá consultar la descripción de las instrucciones y escoger las más adecuadas a sus necesidades de la consultar de la consult

más que consultar las descripciones individuales. Analizaremos las posibilidades del Z80 en términos de las cinco categorias de instrucciones definidas al principio de este capítulo.

INSTRUCCIONES DE TRANSFERENCIA DE DATOS

El Z80 dispone de cuatro clases de instrucciones dentro de esta categoria: para hacer transferencias de 8 bits, para hacer transferencias de 16 bits, para realizar operaciones en la pila y para transferir bloques. Examinémoslas más desoacio.

TRANSFERENCIAS DE DATOS DE 8 BITS

Se hacen todas con instrucciones de carga, que tienen el formato:

LD destino, origen

dos o incluso tres salidar por cjemplo. Es cómodo d a definite o hacia atrás de a definite o hacia atrás de atras de la definita de la salida atras de la definita de la salida atras de la definita de la colora atras de la colora de la colora atras de la colora atras de la colora atras de la colora a la disponibilidad de toda ucción influye decisivamente Lamentablemente, la mayor o disponen de bifurcaciones o disponen de bifurcaciones o disponen de bifurcaciones paramación y reduce la eficastrucción de "decremento y un resistro determinado (B) un resistro determinado (B) un resistro determinado (B) un resistro determinado (B)

lida sirven para manipular a mayoría de los micropro-IS direccionada en memoria: de entrada v salida están igual que las pastillas de nisma forma. A efectos de ciones de memoria que, por consecuencia, son lentas. Lo ontar con un mecanismo de s dispositivos de E/S, en los residir en la página O. Sin onamiento, suele ser, por lo que impide su utilización S. El Z80, como el 8080. s de entrada y salida, de direccionar los dispositivos ia o como tales, utilizando cribiremos más adelante en

L

roporcionan las señales de o interrumpir un programa, o interrupciones simuladas capitulo 6, dedicado | las Así, para cargar el acumulador A a partir del registro Bel utifizaria la instrucción

LD A. B

Pueden hacerse transferencias directas entre dos registrost trabajo cualesquiera (A, B, C, D, E, H, L).

Para cargar un registro de Irabajo a partir de una posos de memoria, excepción hecha del acumulador, hay que cargat dirección de dicha posición en el par de registros HL.

Por ejemplo, para cargar el registro C con la posiciamemoria 1234, primero se cargan los registros H y L cutvalor "1234", utilizzando para ello una instrucción de carge 16 bits, que describiremos en la próxima sección. A conteción se utiliza la instrucción LD C, (HL), que durá luga/ resultado que se busca.

El acumulador constituye una excepción, porque pue cargarse directamente a partir de cualquier posición especial de la memoria. Esto se llama modo de direccionamiento esdido. Por ejemplo, para cargar el acumulador con el conteil de la posición de memoria [234, se emplea la instruorsiguiente:

LD A.(1234H) (Obsérvese el uso de "()" para dentir "el contenido de")

La instrucción se almacenará en la memoria como siar

dirección PC : 3A (código de operación)
PC + 1:34 (byte inferior de la directé
byte superior de la directé

Obsérvese que en la instrucción propiamente dicha la distición se almacena en orden inverso:

3A mitad inferior mitad superior

Instrucciones de carga

Los registros de trabajo pueden también cargarse con or quier valor especificado de 8 bits o "literal" contenido est segundo byte de la instrucción (esto se llama direccionamen inmediato). Ejemplo:

LD E. 12H

que carga en el registro E el valor hexadecimal 12.

A a partir del registro B, se

rectas entre dos registros de E. H. L). ajo a partir de una posición umulador, hay que cargar la

par de registros HL. gistro C con la posición de los registros H y L con el una instrucción de carga de

una instrucción de carga de róxima sección. A continua-C.(HL), que dará lugar al

t excepción, porque puede alquier posición especificada o de direccionamiento extencumulador con el contenido, , se emplea la instrucción

el uso de "()" para denotar

n la memoria como sigue:

código de operación) oyte inferior de la dirección)

yte superior de la direción)

propiamente dicha la direc-

nitad superior

también cargarse con cualo "literal" contenido en el o se llama direccionamiento En la memoria, la instrucción aparece así:

PC:1E (código de operación) PC + 1:12 (operando literal)

Como resultado de esta instrucción aparecerá en el registro E el operando inmediato o valor literal.

También pueden cargarse registros en modo de direccionamiento indexado, como veremos detalladamente en el próximo capitulo. Para cargar registros específicos hay otras posibilidades, que recoge la tabla de la figura 4.2; las zonas sombreadas muestran las instrucciones comunes al 8080A.

		2074	CICIO				120671				*31	-	D40	-51	же	Cit Deb	Jena
						6	4										t
	۰.	13	10		н	-	34	-	×	33	n	-	**	80 11 e		:	3
			П	c	-		a			**	-			20 84 6	10		1
		П	П		w	-	-	10	×	**	н			80 61 6	10		97
тометно	p.	Г			-	'n	ш	10	-	-	н			30 30 8	M		1
				v	×	-	34.	u.i.	ж.	63	44	Г		107 14. 0	175		3
	-	Г		at .		-		10	-	44	-	Г		100 88	70 70		B
	1			*	64	П	-	#1	×	-	н	Г		500	P W C		3
	HELD	Г		10		ж	п	20	×	70							I
NIA ROMECTO	90	П			Г			Г	П		Г	П					Γ
	ec.			¥	П												
******	116-41			5	100	71	100		200	15				П	П		20.0
4,400	27.40			4 g 27	20		10 17	10 10 4	120	2	Г						1000
28. G?	-			zi a								Г			Г		ľ
ware				12													Γ
MACIC				52													Т

Figure 4.2 Instrucciones de carga de 8 bis ("LD").

TRANSFERENCIAS DE DATOS DE 16 BITS

En términos generales, cualquier par de registros de 16 bits. BC, DE, HL, SP, IX, IY, puede cargarse con un operando literal de 16 bits, a partir de una dirección de memoria especificada e direccionamiento ampliado o a partir de la parte superior de la pita (es decir, con la dirección contenida en SP). A su vez, los contenidos de esos parse de registros pueden almacemarse do la misma forma en cualquier posición especificada de la nenria o en la parte superior de la pila. Además, el registro 9 puede cargarse a partir de HL, IX e IY, lo que facilita l creación de varias pilas. También el par de registros AF puel

introducirse en la parte superior de la pila.

La tabla de la figura 4.3 recoge todas las posibilidades li operaciones de extracción e introducción en la pila se consiran transferencias de datos de 16 bits; dichas operacion transferen los contenidos de un par de registros a la pla voceversa. Observes que no hay instrucciones únicas de ina ducción y extracción de la pila para guardar registros indiduales de 8 bits.




Figura 4.3
Instrucciones de carga de 16
bits ("LD", "PUSH" y "POP").

BETRICOCIONES DE TRETRICOCIONES

La introducción o extracción de un doble byte se ha siempre sobre un par de registros: AF, BC, DE, HL, IX li (véanse la fila inferior y la columna derecha de la figura 4)

Para operar con AF, BC, DE y HL basta una instrucción un byte, lo que da lugar nu una eficacia considerable. Supore mos, por ejemplo, que el apuntador de la pila SP contiené valor "0100". Se ejecuta la instrucción

PUSH AF

in especificada de la memoila. Además, el registro SP X e IY, lo que facilita la l par de registros AF puede le la pila.

todas las posibilidades. Las eción en la pila se conside-6 bits; dichas operaciones ar de registros el la pila y strucciones únicas de introra guardar registros indivi-

de un doble byte se hace : AF, BC, DE, HL, IX, IY ta derecha de la figura 4.3). HL basta una instrucción de cacía considerable. Supongaor de la pila SP contiene el ción Al introducir en la pila el contenido del par de registros, proceso es decrementa el apuntador SP, y a continuación se deposita en la parte superior de la pila el contenido del registro A; acto seguido vuelve a decrementarse SP, y pasa a la pila el contenido de F. Al termino de la transferencia a la pila. SP schala el elemento superior de la misma, que en nuestro ejemplo es el valor de F.

Es importante recordar que en el Z80 SP señala la parte superior de la pila y se decrementa cada vez que se carga un par de registros. Hay procesadores en los que no rige la misma convención, lo que puede causar confusiones.

INSTRUCCIONES DE INTERCAMBIO

El código mnemónico EX controla las operaciones de intercambro que, en realidad, son transferencia dobles de datos. La instrucción EX modifica los contenidos de dos posiciones específicadas. Así. EX puede usarse para intercambira la parte superior de la pila con HL, IX e IY y también para intercambiar los contenidos de DE y HL, y de AF y AF (recurred que AF Corresponde al otro par de registros AF con que cuenta el 280.

Por último, hay una instrucción especial EXX para intercambiar los contenidos de BC. DE y HL con los de los registros correspondientes del segundo banco del Z80.

La figura 4.4 resume todos los intercambios posibles.

			RECCIONAMIE		PLICIT	0
		AF	BC DE & HL	HL	196	P
	AF	-				
IMPLI- CITO	BC, DE B HL		Da			
	DE			68		
REG.	(SP)			E3 7	DD E3	FE

fetertambios "IIII" y "EXX".

INSTRUCCIONES DE TRANSFERENCIA DE BLOOUB

Mediante estas instrucciones se transfere no un byte será o doble, sino un bloque completo de datos. Pera el fabrica son más difíciles de realizar que casi todas las demás instrue son, y nor cos daltan en la mayor parte de los microprocesal res; pero resultan muy cómedas para el programador y asen tan la eficacia de los programas, sobre todo de las operacon de entrada/salida. Sus aplicaciones y sus ventajas quedicaras a lo largo de less de dil libro. El 1280 dispone de alpa instrucciones automáticas de transferencia de datos que a obean convenciones sepecíficas.

Todas esas instrucciones exigen el empleo de tres parest registros: BC, DE, HL.

BC se utiliza como contador de 16 bits. lo que signia que pueden transferirse automáticamente hasta 216 58 HL actúa como apuntador fuente capaz de señalar cualqui posición de la memoria. DE es el apuntador destino y tambi puede señalar cualquie punto de la memoria.

Hay cuatro instrucciones de transferencia de bloques:

LDD, LDDR. LDI, LDIR

Todas ellas decrementan el registro contador BC tras tal transferencia. Dos de ellas —LDD y LDDR — decremanan registros apuntadores DE y HL y las otras dos —LIP. LDIR los incrementan. En los dos grapos de instruccional tetra R del final del código momentócenico significa repetito automática. Anaficemos estas instrucciones con un poco misti detaile.

EDI significa "carga e incremento"; transfiere un byte del la posición de memoria señalada por H y L. basa el desti señalado por D y E. y, además, decrementa BC. Incrementa automáticamente H y L. y D y E. de manera que todas la pares de registros quedan correctamente dispuestos para ller a cabo la siguiente transferencia de bytes en el momento en sea necesario.

LDIR significa "carga, incremento y repetición", y ejent LDI las veces necesarias para que el registro contador à alcance el valor "0". Se utiliza para desplazar automáticame un bloque continuo de datos desde un área de memoria a un

LDD y LDDR funcionan de la misma forma, con la dificacia de que los apuntadores de direcciones se decrementa e lugar de incrementarse; por tanto, la transferencia empieza pe la dirección más alta del bloque en lugar de por la más baja la figura 4.5 resume los resultados de las cuatro instruccions: Figura 4.5 Grupo de transferencia d

ERENCIA DE BLOQUES

ransiere no un byte sencillo de datos. Para el fubricante todas las demás instruccioarte de los microprocesadora programador y aumenbre todo de las operaciones s y sus ventajas quedarán El Z80 dispone de algunas ferencia de datos que em-

el empleo de tres pares de

de 16 bits, lo que significa camente hasta 2¹⁶ = 64K. capaz de señalar cualquier puntador destino y también la memoria.

ansferencia de bloques:

stro contador BC tras cada y LDDR— decrementan los y las otras dos LDI y s grupos de instrucciones, la otécnico significa repetición cciones con un poco más de

to": transfiere un byte desde sor H y L. hasta el destino decrementa BC. Incrementa i, de manera que todos los mente dispuestos para llevar bytes en el momento en que

nto y repetición", y ejecuta mel registro contador BC desplazar automáticamente un área de memoria motra, misma forma, con la diferenrecciones se decrementan en la transferencia empieza por ugar de por la más baja. La e las cuatro instruccione. Hay instrucciones automáticas similares de comparación (CP) que se resumen en la figura 4.6.

			FUENTS	
			REG. INDIR.	
			(HL)	
	REG.	(DE)	ED AD	"LDI" - sargar (DE)
PESTINO			ED 80	"LDIR," = carger (DE)
PESTINO	INDIR.		ED A8	'LDD' - carper (DE1-6-(ML) Oec NL & DE, Dec BC
			ED 88	'LDDR' - cargar (DE)

Reg HL apunto a la fumita Reg DE apunta al dastino Reg BC contedor de bytes

Gapo de transferencia de bloque.

INSTRUCCIONES DE TRATAMIENTO DE DATOS

Aritméticas

Hay dos operaciones aritméticas básicas: suma y resta, que hemos empleado repetidas veces en cl capítulo anterior. Hay dos tipos de suma. con y sin acarreo, codificadas como ADC y ADD, respectivamente. También hay dos instrucciones de resta. con y sin acarreo: SBC v SUB.

A este grupo pertenecen lambién las tres instrucciones especiales DAA. CPL y NEG La instrucción de ajuste decimal del acumulador DAA sirve para realizar operaciones BCD. y normalmente se usa en todas las sumas y realts ejecutadas en ese código. CPL caducial el complemento a uno del acumulador, y NEG hace negativo el acumulador en el formato de su complemento (complemento a dos).

Todas las instrucciones anteriores operan sobre datos de ocho bits. Las operaciones de 16 bits son más limitadas. Como describe la figura 4.8, se dispone de ADD, ADC y SBC para registros específicos.

Por último, hay instrucciones de incremento y decremento que operan sobre todos los registros, tanto en el formato de 8 bits como en el de 16. Se resumen en la figura 4.7 (operaciones de 8 bits) y en la 4.8 (operaciones de 16 bits).

OSICION USCADA	
REG NOR	
(NL)	
80 81	ICPI Inc HL, Dec BC
ED 81	"OPIR", Inc. HL. Dec. BC Repetic haste que BC - 0 o heste correidence
ED Att	CPD Dec HL 8 BC
ED 99	CPD# Dec HL b BC Report haste quo BC = 8 o hasta concidence

Figura 4.6 Grupo de búsqueda de bloques.

HIL sefelt la posición de menioria, que debe Collegiatriolé con el cantenido del psyriviptador 8C es el contador de bytes

	_			Pulo	MIZ				_		
		DIRECCIONAMIENTO DE REGISTROS						RCG INDIR	INDEXAGO		445
			с	ь		ж		(967)	(p - 30)	(3Y-15)	
ASO	177	10	37	10	63	34	gú.	м	DD 86	FD 36	0 4
ACARRED ACC	15	m	10	BA		85	60	81	DD 85 d	FD III	0.0
RESTA SUM	17	90	ys.	92	83	×	88.	34	96 20	FD big d	. 22
AESTA 100 ACARREGISEC	10	96	20	3A	115	sc	10	33	DD SE d	FD BE d	
анс	A2	AG	án	A2	A)	м	Ab	A3	DD AS d	FD AG d	1070
308	AZ	AE	AD	AA.	AS	AC	AD	As	DD AE	AE d	ŀ
ca:	107	50	81	82	83	24	05	20	DD BS d	60 98	1
CP	85	te	00	EA		90	80	er.	DD DE d	FD BE B	25
PATPEMENTAR OW	×	04	oc	14	10	24	20	34	DD 3H d	FD 34 g	
RATINEWSKOOD	70	~		-,,		-		-	GD.	FD	T

Figura 4.8 Aritmética y lógica de 11

Figure 4.7 Aritmética y lógica de 8 bits.

Obsérvese que, en general, todas las operaciones aritméticas modifican algunas de las banderas; este aspecto se describe detalladamente en la exposición pormenorizada de las instrucciones contenida más adelante en este mismo capítulo. No obstante, hav que subravar que las instrucciones INC y DEC que operan sobre pares de registros no modifican ninguna de las banderas; es un detalle importante que conviene tener en cuenta; supone que si se incrementa o se decrementa uno de los pares de registros hasta el valor "0", no se fijará a 1 el bit Z del registro de banderas F, de forma que es preciso verificar explicitamente en el programa si el valor del registro es "0".

También conviene señalar que las instrucciones ADC y SBC siempre afectan a todas las banderas. Esto no significa que necesariamente todas las banderas sean diferentes tras su ejecu-FUENTE

ción, sino que pueden serlo.

RC. DE ы 20 ix IV ы 09 29 39 SUMA IΧ ONITSHC 30 29 SUMA CON ACARRED ED Y ACTIVACION BANDERAS ADD 5A RESTA CON ACARREO Y ACTIVACION Set En BANDERAS SEC INCREMENTO INC 23 = ns. 18 2B 38 FO DECREMENTO DEC 28 28

Figura 4.8 Animenos y lógica de IIII bits.

Lócicas

Hay tres operaciones lógicas: AND, OR y XOR (exclusivo), y una instrucción de comparación CP. Todas ellas operan exclusivamente sobre datos de 8 bits. La tabla de la figura 4.7 recoge todas las posibilidades y códigos de operación de estas instrucciones, que estudiaremos ahora con cierto detaile.

15

PUBLISHED INMEG

F0

FU

35

85

48

S ==

. 26 BC . 0

a. que debe

Cada operación lógica está caracterizada por una table verdad, que expresa el valor lógico del resultado en función las entradas. La tabla de verdad de AND es la siguiente,

0 AND 0 = 0		AND	0	1
0 AND I = 0 I AND 0 = 0	ò	0	0	0
I AND I = 1		-1	0	1

La operación AND se caracteriza porque el resultado se "1", si las dos entradas son "1", en otras palabras, si una las entradas es "0", el resultado siempre será "0". Esta cara ristica se emplea para igular a 0 un bit de una patabra, yi llama "enmasecarar".

Una aplicación importante de la instrucción AND es énnar o enmascarar uno o más bits específicos de una palalte Supongamos que queremos igular a 0 los cuatro bits decid de una palabra: para ello utilizaremos el siguiente program

LD	A. PALABRA	PALABRA "10101010"	CONTIES			
AND	11110000B	"11110000" CARA	ES	LA	Mä	

Sea PALABRA igual a "10101010". Una vez ejecutado (programa, en el acumulador aparecerá el valor "10100000". Il sirve para indicar un valor binario.

Ejercicio 4.1: Redúctese un programa de tres lineas que iguales los bits 1 y 6 de PALABRA.

Ejercicio 4.2: ¿Qué ocurriria si MASCARA = "11111111"?

OR

Esta instrucción ejecuta la operación OR, caracterizada por la siguiente tabla de verdad:

		0 = 0		OR	0	1
		1 = 1 0 = 1	ó	0	0	1
1	OR	1 = 1		- 1	- 1	1

acterizada por una tabla de del resultado en función de de AND es la siguiente:

ID.	0	1
)	0	0
	0	. 1

iza porque el resultado sólo en otras palabras, si una de mpre será "0". Esta caracteun bit de una palabra, y se

a instrucción AND es climiespecíficos de una palabra, a 0 los cuatro bits derechos mos el siguiente programa:

PALABRA CONTIENE "10101010" "11110000" ES LA MAS-

CARA
010". Una vez ejecutado el
erá el valor "10100000". "B"

s. 1 de tres líneas que iquale a 0

ISCARA = "11111111"?

ción OR, caracterizada por

}	0	I
	0	1
	1	1

Si uno de los operandos de la operación lógica OR es "l", el resultado es siempre "l". La aplicación obvia de la instrucción es igualar un bit a "l".

Igualemos a "1" los cuatro bits de la derecha de PALA-BRA:

LD A. PALABRA OR 00001111B

Supongamos que PALABRA contiene "10101010"; el valor final del acumulador será "10101111".

Ejercicio 4.3: ¿Cuát seria el resultado de la instrucción OR 101011111B?

Ejercicio 4.4: ¿Cuál seria el resultado de uplicar la operación OR al mimero hexadecimal "FF"

FOR

XOR significa "OR exclusivo", que se diferencia del OR que acabamos de estudiar en que el resultado es "I" solamentos uno, y nada más que uno, de los operandos vale "I". En efecto, la operación OR normal preduce como resultado "I" cuando do dos obrandos valen "I", mientras que la operación exclusiva produce "O" en este mismo caso. La tabla de verdad es

XOR		XOR	0	1
XOR	ó	0	-0	1
XOR		- 1	1	0

Esta operación sirve para hacer comparaciones, Si dos paraciones a direcen en bi cualquiera, el resultado del OR exclusivo será "1". Ademas, en el Z80 la instrucción sirve también para complementor una palabra, porque la instrucción de complementos sólo actúa sobre el acumulador. Para ello se ejecuta XOR con una palabra formada por unos. El programa esta con el complemento del programa esta con el complemento del programa esta con el control del programa esta con el control del programa esta con el control del programa esta control

LD A. PALABRA XOR. | | | | | | | | | | | | | | | Supongamos que PALABRA vale "10101010"; el valor fu del registro serà "01010101". Puede comprobarse que es complemento del valor de partida.

XOR puede utilizarse como "conmutador de bit".

Ejercicio 4.5: ¿Cuál seria el resultado de aplicar XOR an registro con el contenido hexadecimal "00"?

OPERACIONES DE DESALINEAMIENTO (DESPLAZAMIENTO Y ROTACION)

Empecemos por diferenciar entre desplazamiento y rotoo operaciones ambas mostradas en la figura 4.9. El desplazamo to es el traslado del contenido de un registro en una posición un bit hacia la izquierda o hacia la derecha. El bit que saté registro pasa al actareo C. y el que entra es 0, como un explicó en la sección anterior.

Figura 4.9 Desplazamiento y rotación.

Hay una excepción, llamada desplacamiento artinefora derecho. Cuando se realizan operaciones con timeros segáen formato complemento a 2, el hit de la izquierda correspacia signo, y vale "1". Cuando se divide un minemo negativa "2", desplaziandoto a la derecha, debe mantenense como tagvo, lo que quietre decir que el bit de la izquierda debe sesendo "1". Todo esto lo ejecuta automaticamente la instrui-SRA de desplazamiento artinetico a la derecha. Con einstrucción, el bit que entra por la izquierda es identito di signo: es "0" si se cera su valor y es "1" si vala "1". U resultados se recogen en la figura 4,10, que resume todos l' operaciones de desplazamiento y rotación posibile.

Rotación

La rotación se diferencia del desplazamiento en que el k que se incorpora al registro procede bien del extremo opus Figure 4.12 Rotación de 8 bits.

Figure 4.11

166

.

Figura 4.10 Roteciones y desplazamin ale "10101010"; el valor final ede comprobarse que m el

conmutador de bit".

ltado de aplicar XOR a un decimal "00"?

EAMIENTO CION

re desplazamiento y rotación. figura 4.9. El desplazamienin registro en una posición de a derecha. El bit que sale del que entra es 0, como ya se


esplazamiento aritmético a la iones con números negativos t de la izuvierda corresponde ride un número negativo por ebe mantenerse como negatide la izquierda debe seguir tomáticamente la instrucción co a la derecha. Con esta izquierda es idéntico al del y es "1" si valia "1". Los 4.10, que resume todas las rotación posibles.

lesplazamiento en que el bit de bien del extremo opuesto

Resución circular DE ROTACION N N N N N a la propierde Baserian a to persente Retaciones y desplazamientos

> de ese mismo registro, bien del acarreo. El Z80 dispone de dos tipos de rotación, de 8 y de 9 bits.

La rotación de 9 bits se muestra en la figura 4.11. Si es hacia la derecha, los ocho bits del registro se desplazan uno hacia ese lado: el que sale por la derecha pasa al acarreo, como es habitual, cuvo valor anterior -antes de ser reemplazado por el que acaha de entrar nasa al extremo izquierdo. En matemáticas se llama a esto rotación de 9 bits, porque supone el desplazamiento de los ocho bits del registro más el del acarreo. La rotación a la izquierda funciona exactamente igual, pero en sentido contrario.



La rotación de 8 bits funciona igual. El bit 0 pasa a ocupar el lugar del bit 7 o viceversa, según el sentido de la operación. Además, el bit que sale del registro se introduce también en el acarreo. La secuencia queda mostrada en la figura 4.12,




Figura 4.11

Rotación de 9 bits.

Figure 4.10

Instrucciones especiales para cifras

Hay dos instrucciones especiales de rotación de cifras, facilitan la artimética BCD. El resultado es una rotación cuatro bits entre dos cifras contenidas en la posición de menría señalada por los registros HL y la cifra que ocupa la utiinferior del acumulador. El funcionamiento se ilustra el figura 4.13.




Figura 4.13 Instrucciones de rotación de cifras (rotación decimal).

MANIPULACION DE BITS

Ya hemos visto que las operaciones logicas puedes utina para fijar o modificar bito s grupos de bits en el acumuld. No obstante, resulta cómodo poder fijar o modificar cutique bid ecualquier posición de la neum con una sola instrucción. Es una opolíto que exige un mocon sonsiderable de codigos de operación y que, por ello falta el mayor parte de los microprocesadors. Sin embargo, el cuenta con numero na los microprocesadors. Sin embargo, el cuenta con numero na los gualdos de managos para del control de compreheción, que describiremos en lo son siquiente.

Hay dos instrucciones especiales para operar en la badó de acarreo: CCF (complementar bandera de acarreo) y 20 (poner la bandera de acarreo): las dos aparecen en la figa 4.15.

Nota: Se suele usar OR A o bien AND A para quint bandera de acarreo con una operación de un solo byte.

Figura 4.14 Instrucciones ales de rotación de cifras que resultado es una rotación de nidas en la posición de memoy la cifra que ocupa la mitad icionamiento se ilustra en la



iones lógicas pueden utilizarse os de bits en el acumulador, et fijar o modificar cualquier quier posición de la memoria opción que exige un número ón y que, por ello, falta en la dotres. Sin embargo, el Z80 les de manipulación de bits, la tabla recoge también las a describirenos en la sección

es para operar en la bandera bandera de acarreo) y SCF s dos aparecen en la figura

bien AND A para quitar la ación de un solo byte.

			DIREC	CIDNES	PENTO	USTAL	15	INDUR	INDEXADO		
	24	*		4	0	1	-	ı	les, r	118 < 30	1000
	0	0	Ch co	CE E)	(8)	C5 40	18	09 45	Cap	00 08 44	00 6 45
		0	Ol of	(S 46	CB 44.	C9 46	CB 6C	CB 4b	ESI el	2080	100
	2	S)	58 50	CB 51	22	Ce 53	Si Si	GB 56	EH NE	02 CB 50	200
SER PERE SE		CB SH	28	D8 59	SN SA	C5 58	CH SC	CB 50	CII SK	00 06 04	10 68 84
şır		0.0	(3) 80	C8 91	62 62	(B)	CA Su	CS BA	C8- 64	20 E	10 d 4 d
	,	DR P	CB SE	Ce de	CD SA	CH GH	CB BC	CS BG	08 61	00 t 60	90
	٠	CB 77	Ce 70	CB 71	CB 12	CB 23	CS N	75 75	CB 15	00 68 4 28	200 B
	7	CB 27	28 28	CE 20	CB AA	C5 78	CS FC	C8 30	58 75	50 50 50	100
	0	CB EP	CB 30	C9 61	13	83 08	CN Br	Ed 85	CB BB	90.00	100 up
		OB pr	DR M	CR BN	EA BA	D3	(B)	00 00	90 18	30 out	D-D-II
	2	(3) (3)	E1 99	CB 51	CE 37	CB 10	CB SK	E8 36	O N	00 00	70 08 14
DIT A D	3	in ER	8	54 CB	CB SM	Că BB	CS SC	08 90	SE .	200	Ca LO
NES.		CB AJ	(2) Ap	IS Ar	Oh A2	C). Al	CI-	C.B AS	Cb 46	00 to 40	10000
	>	OB AT	CB 4d	CII All	CH AA	CS All	DB AC	CB ACI	CB AC	DD OB #	ED M
		61 61	CI- BE	81	08 08	CR B3	CA 04	120	C8 86	00 00 04	60
	2	p p	CI	G8 96	EA BA	CB GE	D8 D0	CB ap	DR BK	CO CO SA	20 CH
	0	CS CJ	0.0	CI CI	00	Oi D	CB Di	0	G)	D0 E8 E8	C8 C8
	,	00	CIII CII	0.0	CN.	CB CB	CB CC	C8 C8	cs Ct	Cr.	52
	2	D8 D7	C8 00	01 01	GI CII	CB 03	D8 04	CB DS	C8 D6	56	Z+2320
97FP	2	CB OF	OI I	06 08	DB DA	CH Dis	CB DC	C8 00	CP CP	14	2000
0ngs 947 A.1 567	•	CB 67	CI SO	GR III	01	GB GB	Di Ex	[3] (5)	CA EA	88	24
	5	CB 1	Ca ca	CIS ES	CR LA	CB CB	13	CE ED	53	00 00 00 00 00 00 00 00 00 00 00 00 00	çe S.
	4	CR FT	GB Fb	DB 14	GB 77	(1) (1)	EII N	E9 P5	CD 2 g	000	10 10 10
		CII FF	CB FI	CR Fb	CII FA	CH FIG	CR TC	CB ID	CII Fit	00 04 94	100

figure 4.14 Instructiones de manipulación de bas

VERIFICACION Y SALTO

Dado que las operaciones de verificación dependen en ga medida de la manipulación del registro de estado, empezaran por describir la función de cada una de las banderas l contenido del registro puede estudiarse en la figura 4.16.

Ajusta decimal del scumulador, "DAA"	27
Complementar scumulador "CPL"	2F
Regacivizar acumulador, "NEG" (complemento a des)	ED 44
Complementar bandera da acarrelo "CCF	3F
Pener banders de scarres, "SCF"	3.7

Figura 4.15 Operationes can AF de lipo general.

> 7 6 5 A 3 2 1 0 5 Z . H . P/V N C

Figura 4.16 Registro de astado.

C es el acarreo; N denota suma o resta: PIV, parida debordamiento. H es el carror de la mitad. 2 es erca, 55 signo. Los bits 3 y 5 ("-") del registro de estado no se ulta. Las dos banderas H y N se emplea en antimética BCD y pueden verificarse. Las otras cuatro (C. PIV. Z. y Si pout verificarse mombiacarión con instrucciones condicionals é salto o llamada. La función de cada una de las banderas i describirá en los probinnos pierarfalos.

Acarreo (€)

En casi todos los microprocesadores, y en el 280 en paria, la c. di tid eastero desempeña una función doble: en pasa lugar indica si una operación de suma o resta ha dado lugar una acarroc i es segundo lugar, es el noveno bit de las instruesnes de desplazamiento y rotación. La reunión en un intelde las dos funciones lacilita algunas operaciones, como lo multiplicación; esto ya debió quedar claro en la secció alcontifuo anterior dedicada a dicha operación. erificación dependen en gran istro de estado, empezaremos a una de las banderas. El diarse en la figura 4.16.

	27
GF	2F
NEG .	ED 44
fa	3F
10,	37
_	

2	1	0
B/V	74	С
(1)		(f)

ma o resta: P/V, paridad o e la mitad: Z es cero. y S es stro de estado no se utilizan. can en aritmética BCD y no ro (C. P/V. Z y S) pueden strucciones condicionales de ada una de las banderas se os consistencios.

dores, y en el Z80 en particuna función doble; en primer uma o resta ha dado lugar a noveno bit de las instruccio-La reunión en un único bit unas operaciones, como la dar claro en la sección del a operación Al estudiar el empleo del bit de acarreo es importante recordar que todas las operaciones aritméticas lo igualan a 1 o a 0, dependiendo del resultado de las instrucciones. Lo mismo hacen todas las operaciones de desplazamiento y rotación, dependiendo el resultado del valor del bit que sale del resistado del

Las instrucciones lógicas (AND, OR, XOR) siempre ponen a O el bit de acarreo, y pueden emplearse explicitamente para ello. Las siguientes instrucciones afectan al bit de acarreo; ADD As; ADC As; SUB s; SBC As; CP s; NEC, AND s; OR s; XOR s; ADD DDss; ADC HLss; SBC HLss; RLA, RLCA; RRA; RRCA; RL m; RLC m; RR m; RRC m; SLA m; SRA m; SRL m; DAA; SCF; CCF.

Resta (N)

Normalmente, esta bandera no la usa el programador, sino el propio 280 durante operaciones BCD. El lector recordari, sin duda, del capítulo anterior, que tras una suma o una resta BCD se ejecutabe una inistrucción DAA (ajuste decimal del acumulador) para obtener resultados BCD válidos. Pero la operación de ajuste tras una suma es diferente que tras una resta, lo que quiere decir que la forma en que se ejecute la "O" tras una suma. y "" "ra una resta bandera N. Esta vale."

El símbolo "N" utilizado para esta bandera puede confundir a los programadores acostumbrados a otros microprocesadores, que quizá lo tomen erróneamente por el bit de signo. Es un bit interno de signo de operación.

Ponen N a "O" las instrucciones: ADD D.A.s; ADC A.s; AND S; OR S; XOR S; INC S; ADD D.D.Ss; ADC H.L.S.; R.L.A; R.L.C.A; R.R.A; R.R.C.A; R.L. m; R.L.C. m; R.R. m; R.R.C. m; S.L.A m; S.R.A m; S.R.L. m; R.L.D. R.D.; S.C.C.F; I.N. r., (S); L.D.; L.D.D; L.D.D.R; L.D.D.R; L.D.A. A; B.IT. b. s. Ponen N a "I" las instrucciones: SUB S; SBC A.s; C.P. s., N.E.G. D.E.C. m; SBC H.L. ss; C.P.; INI; IND; OUTI; OUTD: INIR; INDR; OTTR; OTDR. -C.P.; C.P.I.; C.P.C.; C.P.C. C.P.C.

Paridad/Desbordamiento (P/V)

La bandera de paridad/desbordamiento desempeña dos funciones diferentes. Mediante instrucciones especificas, la bandera se iguala a 1 o a 0 en función de la paridad del resultado, que se determina contando e niemero de unos del mismo: si este número es impar, el bit de paridad se hace igual a "O" (paridad impar); si es para, se iguala a "1" (paridad para, Donder más se utiliza la paridad se en los bloques de caracteres (por lo general, en formato ASCID). El bit de paridad es un bit adicional que se añade al código de sicte que representa el carácter, con el BI garantizar la integridad de los datos almacenados en un dissitivo de memoria. De esta forma, ii, por ejemplo, uno de bits del código que representa el carácter cambia accidentalme te a causa de un fallo del dispositivo de memoria (un dixo RAMI o por un error de transmisión, cambiará tambiés número total de unos del código, discrepancia que se desti verificando la bandera del bit de paridad. Dicha bandera emplea, en particular, en instrucciones lógicas y de rotate Como es natural. la misma bandera indicará la paridad d dato que se está leyendo durante las operaciones de entratal partir de un dispositivo de E/S.

El lector familiarizado con el 8080 deberá tener en cum que en éste la bandera de paridad se usa exclusivamente on tal. En el Z80 desempeña algunas otras funciones adicionale debe, pues, manejarse con atención al pasar de un micropos

sador al otro.

La segunda aplicación importante de esta bandera en el D es el deshordamiento (no disponible en el 8080). La banden di deshordamiento ya la estudiamos en el capitulo 1 al expontil notación en complemento a dos. Detecta si, durante la sunas la resta, cambia "accidentalmente" el signo del resultado debial desbordamiento del mismo en el bit de signo (recuérdese to en formato de 8 bits, el mayor positivo posible es + 127 15 menor negativo - 128, siempre en complemento u dos).

Esta bandera realiza en el Z80 otras dos funciones que na tienen que ver con las que acabamos de examinar.

Al ejecutar instrucciones de transferencia de bloques (LDI) LDDR, LDI. LDIR) y de búsqueda (CPD, CPDR, CPI, CPR la bandera se emplea para comprobar si el registro contadol ha alcanzado el valor "0". Con instrucciones que decrementa la bandera se pone a "0" ai el par de registros del contadoré byte BC es "0". Con instrucciones que incrementan se motife mi BC - 1 = 0 al principio de la instrucción, es decir. sil instrucción reduce BC hasta "0".

Por último, al ejecutar las dos instrucciones especiale LD A.I y LD A.R. la bandera P/V refleja el valor del biestable validación de interrupciones (IFF2); tal característica pal aprovecharse para conservar o verificar este valor.

Afectan a la bandera P: AND s; OR s; XOR s; RL m; RLCm RR m; RRC m; SLA m; SRA m; SRL m; RLD; RRD; DA

Afectan a la bandera V: ADD A.s; ADC A.s; SUB s; SBC N CP s; NEG; INC s: DEC m; ADC HLss; SBC HLss. También utilizan esta bandera LDIR: LDDR (puesta a ill LDI: LDD: CP1; CP1R; CPD: CPDR.

enta el carácter, con el fin de so almacenados en un disposi, por ejemplo, uno de los récter cambia accidentalmenivo de memoria (un disco o discrepancia que se detecta puridad. Dicha bandera se tones lógicas y de rotación, lera indicará la paridad de las operaciones de entrada a

8080 deberá tener en cuenta se usa exclusivamente como otras funciones adicionales; al pasar de un microproce-

te de esta bandera en el Z80 e en el 8080). La bandera de n el capítulo I al exponer la etectra si, durante la suma ^a el signo del resultado debido bit de signo (recuérdese que, sitivo posible es + 127 y el 1 complemento a dos).

otras dos funciones que nada mos de examinar, nsferencia de bloques (LDD, (CPD, CPDR, CPI, CPIR), bar si el registro contador B trucciones que decrementan, de registros del contador de que incrementan se modifica

instrucción, es decir, si la os instrucciones especiales efleja el valor del biestable de 2); tal característica puede fificar este valor.

OR s; XOR s; RL m; RLC m; SRL m; RLD; RRD; DAA;

s; ADC A.s; SUB s; SBC A.s; DC HL.ss; SBC HL.ss. DIR; LDDR (puesta a "0");

Bandera de acarreo mitad (H)

Esta bandera revela el posible acarreo del bit 3 en el bit 4 durante una operación aritmética. En otras palabras, representa el acarreo del mibile de orden inferior en el de orden superior. Como es fácil deducir, se emplea, sobre todo, en operaciones BCD, y más concretamente, la utiliza el mieroprocesador para el ajuste decimal (DAA) necesario, con el fin de obtener como resultado un avalor correctio.

La bandera se pone a 1 cada vez que se ejecuta una sura con acarreo del bit 3 al bit 4, y se vuelve a lestado inicial si no hay tal acarreo. Y viceversa: en una resta se pone a 1 si hay acarreo del bit 4 al 3, y se vuelve al estado inicial en caso contrario.

Influyen en la bandera, la suma, la resta, el incremento, el decremento, las comparaciones y las operaciones lógicas.

Le afectan las instrucciones siguientes: ADD A.; ADC A.; SUB s.; SBC A.S.; CP s; NEC, AND s.; OR s.; XOR s.; INC s.; DEC m. RLA; RLCA; RRA; RRCA; RL m; RLC; m; RR m. RRC m. SLA m, SR m; SRL m; RLD; RRD; DAA; CPL; SCF; IN r.; (C); LDI; LLD, LDIR; LDDR; LD A; LD A, R.; BIT b.; CPL; CPIR; CPD; CPDR.

Obsérvese que el bit H se ve afectado aleatoriamente por las instrucciones de suma y resta de 16 bits y por las de entrada y salida de bloques.

Cero (Z)

La bandera Z se utiliza para verificar si es cero el valor de un byte que se ha calculado el que se está transfiriendo. También se usa en instrucciones de comparación, para señalar una comprilencia y en alumas otras funciones de diverse indo

una coincidencia, y en algunas otras funciones de diversa índole. Si se produce una operación con resultado cero o m se transfiere un dato y el byte vale cero, el bit Z se fija a "1"; en

caso contrario, se lleva al valor inicial "0".

En instrucciones de comparación, Z vale "1", si el resultado de la comparación es afirmativo, y "0", en caso contrario.

En el Z80, esta bandera desempeña otras tres funciones: en conjunción con la instrucción BIT, se usa para indicar el valor del bit que se quiere comprobar; vale "1", si dicho bit es "0", y pasa al valor nulo en caso contrario.

Al utilizar instrucciones especiales de entrada y salida de bloques (INI, IND, OUTI, OUTD), la bandera Z vale "1", si D – 1 = 0, y "0" en caso contrario; también vale "1" si d contador de byte desminuye hasta "0" (INIR, INDR, OTIR, OTDR). Por último, cuando se usan las instrucciones especiale IN r.(C), Z se pone a "1" para indicar que el byte de entral

vale "0".

El valor de Z depende, por tanto, de las siguientes insus ciones: ADD As; ADC As; SUB s; SBC As; CP s; MC AND s; OR s; XOR s; INC s; DEC m; ADC HLas; SBC HL RL m; RLC m; RR m; RRC m; SLA m; SRA m; SRL n RLD; RRD; DAA; INT , (Cj; INI; IND; OUTI; OUTI INIR; INDR; OTIR; OTDR; CPI; CPIR; CPD; CPU LD AJ; LD AR; BIT bs; NEG.

Son instrucciones habituales que no modifican el bit 7 ADD DD.ss; RLA; RLCA; RRA; RRCA; CPL; SCF; CO LDI; LDD; LDIR; LDDR; INC DD; DEC DD.

Signo (S)

Esta bandera refleja el valor del bit más significativo de resultado o de un byte transferido (bit séptimo). En notación complemento a 2, el bit más significativo representa el signiforma el signiforma el complemento es positivo, y "l", si es negativo. El múmero siete se llama también, por ello, bit de signo.

En la mayor parte de los microprocesadores, el bit de suju representa un importante papel en la comunicación con la dispositivos de entrada/ailida. Como cast sineguno dispose de intractico BIT de verificación de bits espectificos de los regueros de los espectificos de los regueros de los espectificos de los regueros de entrada/sialída, la lectura del registro de estado o supose a condicionamiento automático del bit de signo, que tena valor del hi siede de legistro de estado y supose a condiscionamiento automático del bit de signo, que tena valor del hi siede de legistro de estado y puede a continuación verificarse fácilimente por medio del programa. Esto explica per del de registro de estado de la mayor parte de las puedes de la discinador más importante figor los general, dispuesto/no de puesto) en la posición siete.

El 280 dispone de una instrucción especial BIT. Sin enha go, para verificar tuna posición de memoria (que puede sul dirección de un registro de estado de E/S) es preciso car primero la dirección en los registros IX. IV o HL. No esta intiguna instrucción para verificar directamente una dirección sepecificada de la memoria (es decir, que esta instrucción time dirección minimiento directo). Por tanto, el valor de trabandera de dispuesto correspondiente a un dispositivo de un deglasida, y situada en la posición siete, es vilti también es de la memoria de la procesión siete, es vilti también es de la memoria de la posición siete, es vilti también es de la memoria de la posición siete, es vilti también es de la memoria de la posición siete, es vilti también es de la memoria de la posición siete, es vilti también es de la memoria de la procesión siete, es vilti también es de la memoria de la procesión de la memoria de la procesión siete de la memoria de la procesión de la memoria de la procesión de la memoria de la procesión de l

La bandera de signo también la utiliza la instrucción espocial IN(C) para indicar el signo del dato que está leyendo las instrucciones especiales licar que el byte de entrada

to, de las siguientes instrucis; SBC A.s; CP s; NEG; m; ADC HL.ss; SBC HL.ss; SAA m; SRA m; SRL m; NI; IND; OUTI; OUTD; PI; CPIR; CPD; CPDR;

ue no modifican el bit Z: RRCA; CPL; SCF; CCF; DD; DEC DD.

bit más significatvo de un bit séptimo). En notación de ficativo representa el signo "I", m es negativo, El bit e ello, bit de signo.

orocsadores, el bit de signo t la comunicación con los no casi impuno dispone de no casi impuno dispone de situación de un dispositivo gistro de estado supone el bit de signo, que toma el ado y puede a continuación programa. Esto explica por or parte de las pastillas de s miscroprocesadores tienen peneral dispuesto/no dis-

on especial BIT. Sin embarmemoria (que puede ser la de E/S) es preciso cargar II.X. IY o HL. No existe directamente una dirección ir, que esta instrucción no or tanto, el valor de una e a un dispositivo de entrasiete, es útil también en

utiliza la instrucción espe-

El bit de signo se ve afoctado por las instrucciones: ADD As; SUB s: SBC As; CP s: NEG: AND s; GN s; XOR s; INC s: DEC m; ADC HL,ss; SBC HL,ss; RL m; RLC m; RR m; RRC m; SLA m; SRA m; SRL m; RLD; RRD; DAA; IN r,(G); CPI; CPIR: CPD: CPDR; LD A.1; LD A,r; NEG; ADC As.

Resumen de banderas

Los bits de banderas se emplean para detectar automáticamente las situaciones especiales que se producen en el interior de la ALU del microprocesador. Como se detectan fácilmente por medio de instrucciones especiales, es sencillo emprender acciones específicas en respuesta a la situación detectada. Importa entender bena la función de todos los indicadores disponibles, porque la mayor parte de las decisiones internas del programa se adoptan en función de los mismos. Así, todos los salitos efectuados dentro del programa terminarán en una u otra posición, dependiendo de los mismos. Así, todos los salitos cientados destro del programa terminarán en una u otra posición, dependiendo de los mismos. Así, todos los salitos cientados destro del programa terminarán en una u otra posición dependiendo de los defendados por las interrupciones, que describtar el salito e una posición determinada siempre que en las patillas del 280 se reciba una señal procedente del soporte físico.

De momento, basta con recordar la función principal de cada uno de los bits estudiados. Al escribir programas, el lector podrá consultar las descripciones detalladas de las instrucciones que figuran en este mismo capitulo, para verificar el efecto que cada una de ellas ejerce sobre las banderas. Normalmente pueden ignorare cast locals, y quien todavia no esté familiarzado con ellas no debo, pues, dejarse intimidar por su aparente vayamos estudiando nuevas adolecciones.

La figura 4.17 contiene un resumen de las seis banderas y de la forma en que pasan a valer "1" ó "0" en virtud de las

Instrucciones de salto

En una bifurcación, el programa se desvia necesariamente a una dirección específicada Es, pues, un punto en el que la ejecución secuencial se interrumpe para dar paso a un segmento distinto del programa. Los saltos pueden ser condicionales o incondicionales. En un salto incondicional se produce una bifurcación a una dirección determinada, con independencia de cualquier orta condición.

INSTRUCCIONES	с	z	٩,	5	N	н	DRSERVACIONES
ADD A 1 ADS A 1	2	ī	v	1	6	Т	Some on to lank as well con allered
SUB I, SBC A. I, CP I, NES		1	ľ	ľ			Sings on 9 lab. whi ton early companion y require of 60 de
65C (0		Genacoren lógram
08 - 703 1			1.5		0	۰	Y spuscon dramas tandels
INC			v		0		Inches Co. St. E. St.
DEC m			١v				Deleteration In S. No.
ADD DO =		١.		-	0	ж	5,mx dr 15 145
ACC NI =			l v		0	×	Some on 15 ton con diament
SECRI -			l v			×	Beside the 76 Dris can according
BLA: BLCA RRA RRCA			۱.			0	Report of Arthres
SLA STANSEN	1	ľ	ľ	١	٥	0	Rejector y constituents before
81D 880		1.	2		0		Assert or Signa a Visit a NY
044			2				Apple out that the exemples
CFS		١.					Egraphowicz el apomolefer
MCF	1 6	-		١.	0	0	Porm licarri
CCF			1.	١.	0	×	Congestation scarce.
IN x 101	١.	10	>	ю	10	0	Battalir a region retricts
INC 190, GUES OUTD			15	×		X	Smale y while or ritteen
MIR INCR CTIR OFFIR	١.		1×	X		18	I come a consumer.
100 100	١.	l ×		K		9	E representation or resident of the
L0+R 1508	ŀ	×	0	1	10		mental to EC et al.
ph.chik cro.croit			ľ	ŀ	1		Impages many de balagadh de lee 2 - 1 o A - 1951 or 1 o A - 1951 or 1 o A - 1951 de
LD A 1, LD A 7		ŀ	r		3	0	at the proper his 6 is so well of health as managed all of report to the his
Biller	ŀ	ŀ	ŀ	ŀ	9	ŀ	El confuterto del Se el di processo se cono en la be-
MC			Iч	ŀ			Tenant de autreatr

Response de la tabla.

OPERACION

- Bandara acorrao umón. C 1 si la oparación presisos acorreo del bri más sig-
- dendare cand 2 1 si al resultado de la operación es caro
- P.V. Bandere de pontad o despondamismo. Parelet (Pr. y Calphodarrens) (Pr. normareles) is majora bandari su mora propriato (pr. y Calphodarrens) (Pr. normareles) is majora deligina a seta bendere con la president del propriato (pr. normareles) (P. P. v. normareles) in affection ten el normaliza (P. P. v. normareles) (P. P. normareles) (P. P. normareles) (P. P. normareles) (P. P. normareles) (P. normareles) (P.
- H Sanders de setraderrad H 1 si les rupersolonse de sums e reste producer goarnes hacie el depas et bit 6 del etumosfélis.
- Bangero de ustro resta IN 5 pi la operacija polacia: No cire resta Las banderas II y II se vasan an combinaccio con la instruccion de spate si maj (DIAR) para corregor al resultado en formato IRCO arripaquisido (164 c perio o usta ristas com expressido en formato IRCO arripaquisido.
 - Le operación no medifice le tendera
 - La operación pose la bordere 8 D La coaración pose la bordere 8 1
- Not hay que preoduparse por le banders.

 V Le bandere 9 V depende del despontamiento del resultado de la operando
 La bandere 9 V depende de la paristad del resultado de la operando.

 Referencia P V depende de la paristad del resultado de la operando.
- 5 Cualquiere processes de 8 brits para tridés les insides de direccientamients conpatibles cen le restricted de que se trate
- pubblise con le restructuén de que se trans

 Casiquetes de los des registros de indice IX o IV

 Concedes de refretirio
 - Valor de 15 data dantes del intervalo 9 65639

 Grafigneti accisiona de 5 leite para tedas fros modes de sinaccisosativanes com

 Grafigneti accisosativa de 5 leite para tedas fros modes de sinaccisosativanes com

Figura 4.17 Resumen del funcionamiento

н	OBSERVACIONES	1
	Surrection to the contract our author	1
	New Art II pay you can always	
	SPSERIOT V region of the	
	-viate	
1	Servicines regions	
100000	7 schricks diverse bandens	
4	receivers to II are	ı
	Districts de II sin	
×	Series de 16 min	
ĸ	Surface Str. No. Selection and Advanced	
×	Page or 16 pro con marrie.	1
3	Macon auradate	
9	Poscer s deplicaments posses in	ш
,	Foliació de digitar a argó y ele-	ш
	And appear for Manager	
	Companyate at approviation	
200	Prov. Albert	
	Circumsta starre	
	Creati a registra creation	
6	5 Crimin y salido de formación	1
1	2. Cultura en recommenda de	1
	Valuationer de naralesem a de bio	
	But PV 1 - BE 10 an Img	4
	somewhat is a	
ı	Promition of Assessed de Mosam	4
	7 1 4 5 (01)	ł.,
	microsomme I d	18
	PY 1 4 45 40	d o
	WILMSONSO FS 0	of contests do Zing in
	In romando del berdybo de lide ropolismo difficient pala en la sast	10
	Total P. V.	0
	I conserve at all their ter-	3
1	process to regular to hards	1 4
	-2	18
1	Inquier de european	13

disn produce scarres del lut més sig-

resultado es uno. Paraded (P) o desbordamiento (V)

aponds a is period d'-V - 7 as al su-

necestration for the case ión con la vistrucción de sousce decifarmeto SCD empaquetado tras una

dents del resultado de la gogración. dal resultado de la aperación

98 Medes de doscoonamiento com-

. 295 B. 65025 Be modes de Juleconsversenne com 85e

En un salto condicional la secuencia de ejecución pasa a una dirección especificada sólo si se cumplen una o más condiciones. Es el tipo de instrucción que se emplea siempre que hay que tomar decisiones basadas en el valor de los datos o de los resultados calculados.

Para poder estudiar las instrucciones de salto condicionales es imprescindible entender la función del registro de estado. porque todas las decisiones de bifurcación se basan en las banderas. Dado que va las estudiamos en la sección anterior. pasaremos ahora a analizar las instrucciones de salto de que dispone el Z80.

El microprocesdor cuenta con dos categorias de salto: el salto dentro del mismo programa y el salto a una subrutina (CALL) y la vuelta de la misma (RETURN). Tras cualquier instrucción de salto, el contador del programa PC se carga con una nueva dirección, a partir de la que se reanuda la ejecución del programa. Las posibilidades de las instrucciones de salto sólo pueden captarse plenamente en el contexto de los diversos modos de direccionamiento con que cuenta el microprocesador. por lo que dejaremos pendiente este aspecto de la discusión hasta el siguiente capítulo, que tratará de las técnicas de direccionamiento, y nos limitaremos aqui a estudiar otras características de tales instrucciones.

Como va se ha dicho, los saltos pueden ser incondicionales (ramificación a una dirección de memoria especificada) o condicionales. En este caso, puede comprobarse una de las banderas Z. C. P/V o S para averiguar si vale "0" o "1".

Las abreviaturas correspondientes son:

Z = cero (Z = 1)NZ = no cero (Z = 0)C = acarreo (C = 1) NC = no acarreo (C = 0) PO = naridad impar PF = naridad par P = positivo (S = 0)M = negativo (S = 1)

Además, el Z80 dispone de una instrucción combinada especial que decrementa el registro B y salta a una dirección de memoria especificada, siempre que no sea cero. Es una instrucción potente que se emplea para terminar bucles y que ya hemos tenido ocasión de poner a prueba en el capítulo anterior; su código simbólico es DJNZ.

También las instrucciones CALL y RET (retorno) pueden ser condicionales e incondicionales. Comprueban las mismas banderas de las instrucciones de bifurcación que acabama a

Las de bifurcación condicional son instrucciones potente por lo general, faltan en otros microprocesadores de § la Mejoran la eficacia del programa, porque si no existiesen haía falta dos instrucciones para hacer lo mismo.

Hay dos instrucciones de retorno especiales reservadas rutinas de interrupción, llamadas RETI y RETN, que estadas mos en la sección de interrupciones del capítulo 6.

Los modos de direccionamiento y los códigos de operación de las bifurcaciones se encuentran en la figura 4.18.

				coverción								
			os CONO	ACA BRIGO	SIR ACA- EREO	csap	NO CERO	FAR- DAD FAR	PAR- 040 HIPAR	SIGHO NEG	Sicko	15
SALTO 1/P	DAY EXT	no	G e e	2A	E12 n	CA n	CZ n	EA C	12	EA n	12 1 0	
SALTO UIT	RELATING	PC + 6	18 4-2	90 e-2	20 e-2	25 4-2	20 6-2					
SALTE UP		(16)	13									
SALTO UP	REG. PHOIRE	000)	00									
SALTO SP		gries	10									
LLANGER	Pani Ext	40	CD .	pc :	DA.	50 n	Ca n n	33	84 0	FE to	14	
DICRIMINTAR & SALTAR SI NO IS CERO DIRE	MELATIVO	PC - e										8.4
METGANG TEN	NEG INDIR	(SP) (SP-1)	09	00	00	CS	çq.	130	60	F&	10	
RETORNO DE INC. RETY	NEG NG/R	(57) (57 - 1)	10					Г				Π
NETORNO DE INT NG EHMASEA NAGLE "RITK	MEG INDIK	(SP) (SP : 1)	100 25									

Figura 4.19 Instrucción de reanudación

Figura 4.18 Instrucciones de salto.

> En el capítulo 5 se discutirán detenidamente los modos é direccionamiento. Al examinar la figura 4.18 se observa que muchos de ellos están restringidos. Así, el salto absoluto IP m puede comprobar cuatro banderas, pero sólo dos el salto IR

Respecto a estas dos últimas instrucciones, conviene obervar que, aunque JR suele emplearse más que JP, porque ocup un byte menos y facilita la relocalización del programa, no so intercambiables (JR no puede verificar las banderas de parida y sienol.

La instrucción de relnicio. RST, es una bifurcación especia de un byte que permite saltar a cualquiera de las ocho directones iniciales del extremo inferior de la memoria (que son. a notación decimal. 0. 8. 16. 24. 32. 40. 48 y 56). Es una instrue furcación que acabamos de

son instrucciones potentes; croprocesadores de 8 bits. orque si no existiesen harian lo mismo.

no especiales reservadas a ETI y RETN, que estudiares del capítulo 6. y los códigos de operación

en la figura 4.18.

NO CERO	PARI DAD PARI	PARI DAO IMPAR	S/GNO NEG	SIGNO POS	200
67	IA a	6.2 n	FA.	52 n	
29 1-2					
C4 2	EC n	0 0	7C	F4 × 2	
					10 e-2
CI-	44	Eo	FB	Fo	

tenidamente los modos de gura 4.18 se observa que sis, el salto absoluto JP nn pero sólo dos el salto JR, trucciones, conviene obsermás que JP, porque ocupa ción del programa, no son tr las banderas de paridad

es una bifurcación especial uiera de las ocho direcciola memoria (que son, en 48 v 56). Es una instrucción potente, porque sólo ocupa un byte y proporciona una bifurcación rápida, por lo que se emplea, sobre todo, para responder a interrupciones. No obstante, el programador puede emplearla para cualquier otra cosa. La figura 4.19 recoge los códigos de operación de esta instrucción.

		CO- DIGO DP	
	0000 _H	C7	'AST 0'
LLA	0008 _H	CF	'AST B'
MADA	8018 _H	D7	'RST 16
А	0016 _H	DF	'R\$T 24
A	0020 _H	E7	'RST 32
REC	0028 _H	£F	'RST 40
0 - 0	0830 ^H	F7	'RST 48
N	3038 _H	PF	'RST 56

H denote un número haxadecimal

Figura 4.19 Instrucción de resmudación.

Instrucciones de entrada/salida

Las técnicas de entrada y salida se describirán pormenorizadamente en el capítulo 6. Base decir aquí que los dispositivos de E/S pueden direccionarse de dos modos: como posiciones de memoria, utilizando cualquiera de las instrucciones que ya se han descrito para ello, o mediante instrucciones especificas de entrade/salida. Las instrucciones normales de direccionamiento de la memoria requieren tres bytes, uno para el código de operación y dos para la dirección, y otros tantos acecas a la memoria: son, por tanto, lentas. Las instrucciones de E/S especializadas son más breves y rápidas, pero tienen dos inoca-

En primer lugar, "desperdician" varios de los preciosos y escasos códigos de operación disponibles (en efecto, en un microprocesador suelen utilizarse sólo 8 bits para formar todos los códigos de operación necesarios. En segundo lugar, usa ia emisión de una o más señales especializadas de entradesida; por tanto, también "desperdician" una o más de las parálitas de que dispone el microprocesador, casi siempe limitas a 40. Debido a estos inconvenientes, los procesadores caracter de instrucciones especificam entre microprocesador de 8 to de la companio del companio del companio de la companio del companio de

La ventaja de las instrucciones de entrada/salida es que xi más rápidas, porque sólo ocupan dos bytes; no obstante, pal conseguirse un resoltado similar con un modo de directos miento especial llamado direccionamiento de "página 0", qu limita la dirección a un campo de 8 bits. Es la soloti habitualmente elegida en otros microprocesadores.

Las dos instrucciones básicas de entrada/salhda son IV, OUT, que transferen el contenido de las posiciones de El especificadas a cualquiera de los registros de trabajo, o vixen sa. Normalmente coupan dos bytes: el primero, reservado pa el código de operación, y el segundo, para la parte inferio del dirección. El acumilador se emplea para entregar la grasuperior de la misma, lo que permite seleccionar uno de la dispositivos de 64K. No obstante, esto exige cargar coda set acumulador con el contenido adecuado, lo que puede reducirvelocidad de ejecución.

Además, el Z80 dispone de un modo de registro indiente más cuatro instrucciones especializadas de transferencia (con más cuatro).

bloques para entrada y salida.

En modo de cutrada a registro, cuyo formato es IN r. (C), e par de registros B y C se usa como apuntador del disponitio de E/S. El contenido de B se deja en la parte superior del ma direcciones, y a continuación se carga el contenido del disposivo de E/S sescetificado en el registro designado por la contenido del disposivo de E/S específicado en el registro designado por la contenida del contenido del disposivo de E/S específicado en el registro designado por la contenida del contenida d

Lo mismo cabe decir de la instrucción OUT.

Las cuatro instrucciones de transferencia de bloques a la entrada son: INL INIR (INI repetida). IND m INDR (INI repetida). Las correspondientes para la salida son: OUIL OTIR, OUTD y OTDR.

En esta transferencia automática de bloques, el par ér registros H y L se utiliza como apuntador de destino, y registro C, como selector de dispositivo de E/S (uno eatre 13 dispositivos). En las instrucciones de salida, H y L apuntas a fuente. El registro B se usa como contador, y puede inercas tarse o decrementarse; las instrucciones de entrada correspo dientes son IM para incrementar e IMD para decrementa.

INI es una instrucción de transferencia automática de u

Figura 4.20 Instrucciones de selida En segundo lugar, exigen ecializadas de entrada/salin" una o más de las nocas esador, casi siempre limitaites, los procesadores suelen entrada/salida: sin embarer microprocesdor de 8 bits), que, como sabemos, es

e entrada/salida es que son s bytes; no obstante, puede n un modo de direccionaniento de "página 0", que de 8 bits. Es la solución

e entrada/salida son IN y de las posiciones de E/S stros de trahajo, o viceverel primero, reservado para para la parte inferior de la ea para entregar la parte ite seleccionar uno de los to exige cargar cada vez el do, lo que puede reducir la

modo de registro indirecto zadas de transferencia de

uyo formato es IN r, (C), el apuntador del dispositivo la parte superior del bus de a el contenido del dispositio designado por r.

Figura 4.20

listucciones de salida.

isferencia de bloques a la ida), IND a INDR (IND ra la salida son: OUTL

a de bloques, el par de puntador de destino, y el tivo de E/S (uno entre 256 salida. H v L anuntan a la ntador, y puede incremennes de entrada correspon-IND para decrementar. ferencia automática de un byte. El registro C selecciona el dispositivo de entrada. En este dispositivo se lee un byte y se transfiere a la dirección de memoria apuntada por H y L, que a continuación se incrementan en 1; por su parte, el contador B se decrementa en 1.

INIR es la misma instrucción automatizada; se ejecuta una y otra vez hasta que el contador se decrementa hasta "0". De esta forma pueden transferirse automáticamente hasta 256 bytes. Obsérvese que, para conseguir la transferencia total de 256 bytes exactamente, el registro B debe fijarse al valor "0" antes de ejecutar esta instrucción.

Los códigos de operación de las instrucciones de entrada y salida se resumen en las figuras 4.20 y 4.21.

			FUE	NTE							
						115/51	4p			MEG INDIR	
				,	Ε	ò	£	84	L	69L1	
	canne	(a)	03								
7007	REG	10	00 28	60 61	50 48	ED:	10	60 61	EQ 86		
BALIDA DUTI Stc Mt. Dat. B	REG. INDIR	Ю								ED AJ	
SALIDA OTH . INC NL Ope 5. REPYTE D 5 : 0	REG. shibsp	10								80 81	ORDENES
SALDA OUTD Dec 91 6 6	INDER SEG	10								ED AS	Of BLOQUES
SALIDA OTON Dec	REG	10								10	

INSTRUCCIONES DE CONTROL

Estas instrucciones modifican la situación operativa de la CPU o manipulan la información de su estado interno. Son siete.

NOP es una instrucción de no operación, que mantiene el procesador inactivo durante un ciclo. Acostumbra a utilizarse para introducir un retraso deliberado (4 estados = 2 microsegundos con un reloj de 2 MHz) o para cubrir los huecos formados en un programa durante la fase de corrección. Para facilitar ésta, el código de operación de NOP suele estar formado integramente nor ceros, porque en el momento de la ejecución la memoria suele limpiarse, es decir, suele reducirse a ceros: la ejecución de NOP no provoca ningún daño y no interrumpe la ejecución del programa.



Figura 4.22 Instrucciones de control de i

Figura 4.21 Instrucciones de entrada

HALT se emplea combinada con interrupciones a cosreniacio. Lo que hace es interrumpir el funcionamiento 84. CPU: esta reanudaria el funcionamiento en cuanto realiza es señal de interrupción o de reinicio. En este medio, la CR ejecula continuamente instrucciones NOP. Durante la face corrección sude colocarse un año al final del programa, para habitualmente el programa principal no tiene que hace un la programa principal no tiene que hace un procedofuncionamiento exolicitamente.

Hay dos instrucciones especiales para invalidar y valder! bandera interna de interrupciones: El y DI. Describitomos linterrupciones en el capítulo 6. La bandera de interrupcion sirve para autoriza o desautoriza la interrupción de un pigrama. Para evitar interrupciones durante una porción espetica del programa, puede invaldarse mediante esta instruccioel biestable o bandera de interrupciones, como verenos escapítulo 6. La Bruna 422 recoge estas instruccio-estas instruccio-

Por último, el Z80 cuenta con tres modos de interrugar (firente asólo uno en el S800). El modo o Corresponde a isse del 8880; el 1 es una llamada a la posición O38H, y el 2 est llamada indirecta que utiliza el concenido del registro espocial más 8 bits que proporciona el dispositivo interruptor cos puntero de la posición de memoria cuyo contenido correspo de a la dirección de la rutina de interrupción. Explicaremos e tos modos en el capítulo 6. Resumen

ORDENES DE ENTRADA

on interrupciones o con un pir el funcionamiento de la iiento en cuanto reciba una o. En este modo, la CPU is NOP. Durante la fase de l final del programa, porque di citne que hacer ninguesario volver a ponerlo en

para invalidar y vatidar la El y Dl. Describircemos las bandera de interrupciones la interrupción de un prourante una porción especifie mediante esta instrucción iones, como veremos en el stas instrucciones.

odo 0 corresponde al único ossición 038H, y el 2 es una enido del registro especial I spositivo interruptor como cuyo contenido corresponerrupción. Explicaremos es-

	_	
'NOP'	00	
HALT	76	
INVALIDA INT. "(DI)"	F3	
VALIDA INT '(E)"	FB	
MODO DE INT.	ED 46	MODO 9080A
MODO DE INT. 1 "IM1"	ED 56	LLAMADA A LA POSICION 0038 _H
MODO DE INT.	ED	LLAMADA INDIRECTA USANDO EL REGISTRO

El Z80 puede recibir dos tipos de interrupciones, que llegan por las patillas IRQ y NMI, y que también analizaremos en el capitulo 6.

Resumen

Floura 4.22

Ya hemos visto las cinco categorias de instrucciones de que dispone el 280. La sección siguiente recoge los detalles particulares de cada una de ellas. Para empezar a programar no es preciso entende la función de todas las instrucciones, sino que basta con conocer unas pocas esenciales. No obsanciones violentes en conocertas tendas como en esta conocertas tendas Como en atural, al principio la effeciacia tiene poca importancia, y por eso pueden ignorarse la mayoría de las instrucciones.

Todavía no hemos descrito un aspecto muy importante: las técnicas de direccionamiento del Z80, que facilitan la recuperación de datos archivados en el espacio de la memoria. Estudiaremos dichas técnicas en el capítulo siguiente.

INSTRUCCIONES DEL Z80 ADC A, S DESCRIPCION INDIVIDUAL Función:

Formato:

ABREVIATURAS

BANDERA	ON	OFF
Acarreo Signo Cero Paridad	C (acarreo) M (menos) Z (cero) PE (par)	NC (no acarreo) P (más) NZ (no cero) PO (impar)

- o cambia funcionalmente según la operación
- O bandera a cero
- 1 bandera a uno
- ? bandera determinada aleatoriamente por la operación
- x caso especial: véase la nota que figura en la misma página

Los bits de las posiciones 3 y 5 son siempre aleatorios

Descripción:

Flujo de datos:

VES DEL Z80: INDIVIDUAL

ADC A. s

Suma con acarreo del acumulador y el operando indicado.

Función: Formato:

s puede ser r. n. (HL), (1X + d) o (IY + d)

 $A \leftarrow A + s + C$

byte 1: CE byte 2: dato

inmediato (HL) | 1

hyte 1: DD (1X + d)

byte 2: 8E

byte 3: valor del desplazamiento (iY + d)

byte 2: 8E

byte 3: valor del desplazamiento

r puede ser:

A = 111E - 011B - 000H = 100C - 0011. - 101

D - 010

Descripción:

El operando s y la bandera de acarreo C del registro de estado se suman al acumulador, y el resultado se almacena en éste: s se define en la descripción de instrucciones ADD similares.

Flujo de datos:



(no acarreo) (más) (no cero) (impar)

па

Tiempo:

3	Ciclos M	Estados T	gseg @ 2 MH:
		4	2
ī	2	7	3.5
n (HL)	5	7	3.5
(IX + d)	5	19	9.5
(1Y + d)	5	19	9.5

ADC HL, ss

Función:

Formato:

Direccionamiento:

r: implicito; n; inmediato; (HL); indirecto; (IX + d), (IY+indexado.

Descripción:

Códigos byte:

ADC A.r = A B C D E H L

Fluio de datos:

Banderas:

ADC A. 1A

Antes:

Después:





CS 1A CODIGO OBJETO

Tiempo:
Direccionamiento:

Códigos byte:

Banderas:

Stados T	ω 2 MH2
4	2
7	3.5
7	3.5
19	9.5
19	9.5

indirecto; (IX + d), (IY + d);

ADC HL. ss

Suma con acarreo de HL y el par de registros ss.

Función:

Descripción:


 $HL \leftarrow HL + ss + C$ Fermato:

byte 1: ED

byte 2

El contenido del par de registros HL se suma al del par especificado y a continuación se suma el contenido de la bandera de acarreo. El resultado final se almacena en HL. El par ss puede ser:

Flujo de datos:



espués:

Tiempo:

4 ciclos M: 15 estados T: 75 µseg (a 2 MHz.

Implicito.

Direccionamiento: Códigos byte:

Randeros:



H se pone a 1 si hay arrastre del bit 11.

Ejemplo:

ADC HL. DE

Antes:

Después:







ADD A, (HL)

Función:

Descripción:

Flujo de datos:

Tiempo: Direccionamiento:

Banderas:

Ejemplo:



espués:



ADD A, (HL)

Suma el acumulador con la posición de memoria (HL) direccionada indirectamente.

Función:

 $A \leftarrow A + (HL)$

Formato:

1 0 0 0 0 1 1 0

86

Descripción:

El contenido del acumulador se suma al de la posición de memoria direccionada por el par de registros HL. El resultado se almacena en el acumulador.

Fhjo de datos:



Tiempo:

2 ciclos M; 7 estados T; 3.5 µseg (a 2 MHz

Direccionamiento:

Indirecto.

Banderus:

S Z R P:⊙N C

Ejemplo:

ADD A.(HL)

Antes:

Después:











ADD A, (IX+d) Suma el acumulador con la posición de memoria indexé (1X + d).

Ejemplo:

 $A \leftarrow A + (IX + d)$ Función:


Formato: byte 1: DD

byte 2: 86

byte 3: valor del despiazamiento

El contenido del acumulador se suma al de la posición à Descripción: memoria direccionada por el contenido del registro IX mist valor de desplazamiento inmediato. El resultado m almotente

el acumulador. Flujo de datos:



5 ciclos M; 19 estados T: 9.5 µseg @ 2 MHz. Tiempo:

Direccionamiento: Indexado.

Banderas:

Ejemplo: ADD $A_{*}(IX + 3)$ ción de memoria indexada Antes: Después: 0861 1880 36 alor del desplazamiento 0861 0861 0862 82 36 0883 0863 suma al de la posición de mido del registro IX más el El resultado se almacena en 0863 0864 DRM



ADD A, (IY+d) Suma el acumulador con la posición de memoria indetal Ejemplo:

Función: $A \leftarrow A + (IY + d)$

Formato:

1 0 0 0 0 1 1 0 byte 2: 86

byte 3: valor del desplazamiento


Descripción: El contenido del acumulador se suma al contenido de la perción de memoria direccionada por el contenido del registal

más el valor de desplazamiento dado. El resultado se almacen en el acumulador.

#0 86 MI CODIGO OBJETO

0028

Fluio de datos:



Tiempo: 5 ciclos M: 19 estados T: 9.5 μseg @ 2 MHz

Direccionamiento: Indexado.

Banderas:



ición de memoria indexada

FD

86

ADD A, (IY + 1)

Antes:

Después:

0026

CB 002B

valor del desplazamiento uma al contenido de la posi-r el contenido del registro IV ado. El resultado se almacena



Eiemplo:







ADD A.n

Suma el acumulador con el dato inmediato n.

Función:

Función:

 $A \leftarrow A + n$

Formato:

Formato:

byte 1: C6

Descripción:


ADD A. T

Descripción:

El contenido del acumulador se suma al de la posicion memoria inmediata al código de operación. El resultado almacena en el acumulador.

Fluio de datos:

Flujo de datos:



Tiempo:

2 ciclos M; 7 estados T: 3.5 μ seg @ 2 MHz.

Tiempo: Direccionamiento:

Direccionamiento:

Inmediato.

Códigos byte:

Banderas

Banderas:

Ejemplo:

ADD A, E2

Después:

CA E2 OBJETO

43

A 25

BC CODISO OBJETO

194

o inmediato n.

C6

dato inmediato

suma al de la posición de e operación. El resultado se



g @ 2 MHz.

spués:

ADD A, r

Suma el acumulador con el registro r.

Función:

 $A \leftarrow A + r$

Formato:


Descrinción: El contenido del a

El contenido del acumulador se suma al del registro especificado. El resultado se coloca en el acumulador; r puede ser:

E - 011 H - 100 L - 101

- 000 H - 1 - 001 L - 1

Flujo de datos:



Tiempo:

l ciclo M; 4 estados T; 2 μseg @ 2 MHz.

Directionamiento: Implicito.

Códigos byte: S Z H F/♥ N G

Banderas: A B

A B C D E H L

Ejemplo: ADD A, B

Antes: Después:

A 30

A 3F

ADD HL, ss

Suma HL y el par de registros ss.

ADD IX, rr

Función:

HL ← HL + ss

Función:

Formato:

0 0 5 5 1 0 0 1

Formato:

Descripción:


Flujo de datos:

Descripción:

El contenido del par especificado se suma al del par HL; resultado se almacena en HL; ss puede ser:

BC - 00 DF - 01 HL - 10 SP - 11

Flujo de datos:



Tiempo:

3 ciclos M; 11 estados T: 5.5 μseg @ MHz.

Direccionamiento: Códigos byte: Implicito.

SS: BC DE HL SP

09 19 29 39

Banderas:

5 Z H F/V N C

El acarreo del bit 15 pone C a 1; en caso contrario, valel El acarreo del bit 11 pone H a 1.

Eiemplo:

ADD HL HL

Antes:

Después:

H 0881

Banderas:

Tiempo:

Direccionamiento:

Códigos byte:

CODIGO OBJETO ADD IX, rr

Suma IX con el par de registros rr.

Función:

IX ← IX + rr

Formato:

1 1 0 1 1 1 0 1 byte 1: DD

puede ser: HL = 10

22

0 0 1 1 1 0 0 1 byte 2

El contenido del registro IX se suma al del par de registros especificado, y el resultado se almacena en IX; re puede ser-


1X - 10

SP - 11



; en caso contrario, vale 0.





eg @ MHz.

Tiempo: Direcciogamiento: 4 ciclos M; 15 estados T: 7.5 µseg & 2 MHz.

Implicito.

Códigos byte:

20 10 20 39

spués: Oba2

Banderas:



H se pone a 1 si hay acarreo desde el bit 11. C se pone a 1 si hay acarreo desde el bit 15.





ADD IX, SP



Después:



ADD IY, rr

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Códigos byte:

Banderas:

spués:

991 9

ADD IY, rr

Suma IY y el par de registros rr.

Función:

$$IY \leftarrow IY + rr$$


Fermato:

0 0 1 1 0 0 1 byte 2

Descripción:

El contenido del registro IY se suma al del par especificado, y el resultado se almacena en IY: rr puede ser:

Flujo de datos:



Tiempo:

4 ciclos M; 15 estados T: 7.5 µseg @ 2 MHz.

Direccionamiento:

Implicito.

Códigos byte:

BC DE IY

Banderas:



H vale I si hay acarreo del bit 11. C vale I si hay acarreo del bit 15.



ADD IY. DE

Antes:

Después:

FD 19 COOLGO OBJETO





AND .

Función: Formato:

> (H (1X +

> > (1Y +

Descripción:

Flujo de datos:

AND s

"Y" lógica del acumulador y el operando s.

Después: Fanción:

6122

 $A \leftarrow A \wedge s$ s puede ser: r. n. (HL), (IX + d) o (IY + d)

101000

n | 1 | 1 | 0 | 0 | 1 | 5 | byte 1: E6

byte 2: date inmediate

(HL) 1 0 1 0 0 1 1 0 A6

1 0 1 0 0 1 1 0 byte 2: A6

byte 3: valor del desplazamiento

| | 0 | 0 0 | 1 | 0 | byte 2: A6

byte 3: valor del desplazamiento


r puede ser:

A - 111 E - 011 B - 000 H - 100 C - 001 L - 101 D - 010

Descripción:

El acumulador y el operando especificado se someten a la operación lógica "Y" (AND), y el resultado se almacena en el acumulador; el se define en la descripción de instrucciones ADD similares.

Flujo de datos:



Tiempo:

s	Ciclos M	Estados T	μseg to 2 MH:
r n (HL) (IX + d) (IY + d)	1 2 2 5 5	4 7 7 19	2 3.5 3.5 9.5 9.5

BIT b, (HL)

Función:

Formato:

Direccionamiento:

r: implicito; n: inmediato; (HL); indirecto; (IX + d). (IY+6 indexado.

Descripción:

Códigos byte:

AND F A B C D E H L A7 A0 A1 A2 A3 A4 A5

Descripcion

Banderas:



Ejemplo:

AND 4B
Antes:

Después:

Flujo de datos:



A /////99///

Tiempo:

Direccionamiento:

Banderas:

Códigos byte:

Estados T	µseg @ 2 MHz
4 7 7 19	2 3.5 3.5 9.5
19	9.5

ndirecto; (fX + d), (fY + d);

BIT b. (HL)

Verifica el bit b de la posición de memoria (HL) direccionada indirectamente.

Función: Formato: Z ~ (HL)

byte I: CB

byte 2

Descripción:

Se verifica el bit especificado de la posición de memoria direccionada por el contenido del registro HL y se activa la bandera Z en función del resultado; b puede ser:

> 0 - 0004 - 1001 - 0015 - 1012 - 0106 - 110

 $3 \sim 011$

Flujo de datos:

spués:



Tiempo:

3 ciclos M: 12 estados T: 6 µseg @ 2 MHz.

Direccionamiento: Indirecto

Banderus:



Còdigos byte:



BIT 3.(HL)

Antes:

Después:

8A42

54 F

CODIGO





BIT b, (IX + d)

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

spués:

6442 L

BIT b, (IX + d) Verifica el bit b de la posición de memoria indexada (IX + d).

Function: $Z \leftarrow \overline{(IX + d)}$

Formalo: [1 | 0 | 1 | 1 | 0 | 1 | byte 1: DD

1 1 0 1 1 1 0 1 byte 1: DD

byte 2: CB


0 : - b - | 1 | 0 | byte 4:

Descriación:

El bit especificado de la posición de memoria direccionada por el coatenido del registro IX más el valor del desplazamiento dado se verifica, y se activa la bandera Z en función del resultado; b puede ser:


> 0 - 000 4 - 100 1 - 001 5 - 101 2 - 010 6 - 110 3 - 011 7 - 111

Flujo de datos:



Tiempo: 5 ciclos M; 20 estados T: 10 µseg @ 2 MHz.

Direccionamiento: Indexado.



BIT b, (IY + d

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento

BIT b, (IY + d) Verifica el bit b de la posición de memoria indexada (IY + d).

Further: $Z \leftarrow (\overline{1}Y + \overline{d})$

Fermato:

1 1 0 0 1 0 1 1 byte 2: CB

byte 3: valor del desplazamiento


0 1 + b 1 1 0 bute 4

Descripción: Se verifica el bit específicado de la posición de memoria direccionada por el contenido del registro IY más el valor del desplazamiento dado y se activa, en consecuencia, la bandera Z; b puede ser:

> 0 - 000 4 - 100 1 - 001 5 - 101 2 - 010 6 - 110 3 - 011 7 - 111

Flujo de datos:

spués:



Tiempo: 5 ciclos M; 20 estados T: 10 μseg @ 2 MHz.

Direccionamiento: Indexado.

207

Códigos byte:

70-C8-d- 46 4E 56 5E 66 6E 76 7E

Banderas:

5 Z H P/V N C

Ejemplo:

BIT 0.(IY + 1)

Antes:

Después:







CODIGO





BIT b, r

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Códigos byte:

BIT b, r

Verifica el bit b del registro r.

Función: Formato: Z ← T.

byte 1: CB Verifica el bit especificado del registro dado y activa la bandera

0 1 -- 6 -- 1 byte 2


Descripción:

cero en función del resultado; b y r pueden ser: b: 0 - 0004 - 1001 - 0015 - 101

2 - 0106 - 1103 - 011E - 011

A - 111 B - 000C - 001

Flujo de datos:



H - 100

L - 101

Tiempo:

2 ciclos M: 8 estados T: 4 μseg (α 2 MHz.

D - 010

Direccionamiento:

Códigos byte:



Implicito.

spuės:

Banderas:

S Z N P/V N C

@1 F

Ejemplo:

BIT 4, B Antes: B 61

Después:

CB CDDIGG

B 61 55 55 F

CALL cc, pq

Función:

Formato:

Descripción:

Flujo de datos:

CALL cc, pq

Llamada condicional a subrutina.

Función:

Si cc cierto: $(SP-1) \leftarrow PC_{sup}$; $(SP-2) \leftarrow PC_{inf}$; $SP \leftarrow SP-2$; $PC \leftarrow pq$ Si cc falso: $PC \leftarrow PC+3$

Formatn:

puės:




Descripción:

Si se satisface la condición, el contenido del contador del programa se empuja en la plat a la como se describe en las instruciones PUSH. A continuación, el contenido de la posición de memoras immediatamente siguiente al código de operación se carga en la parte inferior del PC y el contenido de la posición se en la mista superior del PC. La siguiente instrucción se tos en la mista superior del PC. La condición no se satisface, se ignora la dirección pay y se ejecuta la instrucción siguiente; ce puede ser:

Al final de la subrutina llamada puede usarse una instrucción RET para restablecer el PC.

fbjo de datos:



Tiempo:

	Cielos M	Estados T	μseg % 2 MH:
condición cierta	5	17	8.5
condición falsa	3	10	5

CALL pq

Función: Formato:

Direccionamiento:

Inmediato

Códigos byte: CC. N.Z. Z. N.C. C. 90 PE. P. M.

Col. CC. Dal DC. Est. EC. Feb. PC. -Q-P.

Descripción:

Banderas:

S Z H P/V N C (efecto nulo)

Ejemplo:

CALL Z. B042

Después:

Antes:

05 F 85 65 85 85 8512 SP 8512







Flujo de datos:

Tiempo:

Direccionamiento:

Banderas:

Estados T	μseg ω 2 MHz
17	■.5
10	5

CALL pq

Llamada a subrutina a la posición po-

$$\{SP-1\} \leftarrow PC_{sup}; \; \{SP-2\} \leftarrow PC_{inf}; \; SP \leftarrow SP-2; \; PC \leftarrow pq$$




byte 1: CD

byte 2: dirección, byte inferior
byte 3: dirección, byte superior

Descripción:

El contenido del contador del programa se empuja en la pila tala como se describe en las instrucciones PUSIA. A continuación se carga el contenido de la posición de memoria siguiente al édido go de operación en la mitad inferir del PC y el de la posición siguiente en la mitad superior del PC. La instrucción siguiente es tracrá de esta nueva dirección.

Finjo de datos:



804 512

Tiempo:

5 ciclos M; 17 estados T; 8.5 µseg & 2 MHz.

Directionsmignto: Inmediato

Banderas:



ulo)

spués:

8512

Ejemplo:

CALL 40B1

Antes:

PC AA40

Después:

CODIGO





CCF

Función: Formato:

Descripción: Fluio de datos:

Tiempo:

Direccionamiento: Banderas: spuės:


CCF Complementación de la bandera de acarreo.

 $C \leftarrow \overline{C}$ Eurción:

Formato: 0 0 1 1 1 1 1 3F

Descripción: Se complementa la bandera de acarreo.

Flujo de datos:



Tiempo: 1 ciclo M; 4 estados T; 2 µseg @ 2 MHz.

Direccionamiento: Implícito.

Basderas:

CP s

Comparación del operando s con el acumulador.

Flujo de datos:

Tiempo:

Función:

A - s

Formato:

s puede ser r, n, (HL), (IX + d) o (IY + d).

- byte 2; dato inmediato

byte 3: valor del desplazamiento :

0 1 1 1 1 1 0 byte 2: BE

byte 3: valor del desplazamiento

r puede ser:

Descripción:

El operando especificado se resta del acumulador, y el resulut se descarta: s se define en la descripción de instrucciones AIII similares



Códigos byte:

Banderas:


Eiemplo:

el acumulador.

o(IY + d)

Flujo de datos:

Tiempo:



dato inmediato

---- miniodiate

BE

DD

BE

valor del desplazamiento

BE

valor del desplazamiento

E - 011 H - 100 L - 101

el acumulador, y el resultado pción de instrucciones ADD

 x
 Cicles M
 Estudax T
 mass quantum (a) 2 MHz

 r
 1
 4
 2

 m
 2
 7
 3.5

 (HL)
 2
 7
 3.5

 (lX + d)
 5
 19
 9.5

 (lY + d)
 5
 19
 9.5

Direccionamiento:

Banderas:

r: implicito; π : inmediato; (HL): indirecto: (IX + d). (IY + d): indexado.

35

S Z H PQ N C

Ejemplo: CP (HL)

Antes:

Después:







CPD

Comparación con decremento.

CPDR

Función: Formato:

$$A = \texttt{[HL]}; \; \texttt{HL} \leftarrow \texttt{HL} - \texttt{I}; \; \texttt{BC} \leftarrow \texttt{BC} - \texttt{I}$$

Función:

Formato:

Descripcción:

El contenido de la posición de memoria direccionada por en de registros HL se resta del contenido del acumulador i descarta el resultado. A continuación se decrementan los par de registros HL y BC.

Descripción:

Flujo de datos:



Flujo de datos:

Tiempo: Banderas: 4 ciclos M; 16 estados T; II µseg @ 2 MHz.

Direccionamiento:

Indirecto.

Poner a 0 mi BC = 0 tras la ejecucia dejar a 1 en caso contrario. -Hacer 1 si A = (HL)

Tiempo:

Banderas:

Ejemplo:

CPD

Después:







Antes:



CPDR

Función: Fermato: Comparación de bloques con decremento.

 $A = [HL]: HL \leftarrow HL - 1: BC \leftarrow BC - 1:$ Repetir hasta que BC = 0 o A = (HL).

byte 1: ED byte 2: B9

noria direccionada por el par tenido del acumulador y se ion se decrementan los pares

BC - 1

A9

El contenido de la posición de memoria direccionada por el par de registros HL se resta del contenido del acumulador y el resultado se descarta. A continuación se decrementan los pares de registros BC y HL. Si BC # 0 y A # (HL). el contador del programa se decrementa en dos, y la instrucción vuelve a ejecutarse.



Fluio de datos:

Descripción:

DATO

BC = 0 tras la ejecución; caso contrario. = (HL)

Tempo:

Runderas:

BC = 0 o A = (HL): 4 ciclos M; 16 estados T; 8 µseg @ 2 BC ≠ 0 v A ≠ (HL): 5 ciclos M: 21 estados T: 10.5 useg (a

2MHz.

 Poner a 0 si BC = 0 tras la ejecución: deia a 1 en caso contrario.

Dejar a 1 si A = (HL).

ués:



CPDR

Antes:

Después:

A 9A 00 8 0002



ED B9 CODIGO OBJETO





CPI

Función: Fermato:

Descripción:

Finjo de datos:

Tiempo:

Direccionamiento: Banderas:

Ejemplo:



CPI Comparación con incremento.

Function: $A = [HL]; HL \leftarrow HL + I; BC \leftarrow BC - I$

1 0 1 0 0 0 0 1 byte 2: A1

1 0 1 0 0 0 5 1 byte 2: A

Discripción:

El contenido de la posición de memoria direccionada por el par de registros HL se resta del contenido del acumulador y se descarta el resultado. El par de registros HL se incrementa, y el BC se decrementa.

Flojo de datos:



Tiempo: 4 ciclos M; 16 estados T; 8 µseg & 2 MHz.

Indirecto.

Direccionamiento: Bunderas:

II Z H P/V N C

-Poner a 0 si BC = 0 tras la ejecución; dejar a 1 en caso contrario.
rDejar a 1 si A = (HL).

Ejemplo: CPI









Función:

$$A - [HL]$$
; $HL \leftarrow HL + 1$; $BC \leftarrow BC - 1$;
Repetir hasta que $BC = 0$ o $A = (HL)$.

Formato:

1	1	1	0	1	1	0	1	byte	1:	ED
1	0	3	1	0	0	0	1	byte	2:	B1

ED B1 CODIGO OBJETO

Descripción:

El contenido de la posición de memoria direccionada por el de registros HL se resta del contenido del acumeiado y resultado se descarta. A continuación se incrementa de per registros HL y se decrementa el BC. Si BC \neq 0 y A \neq (Rucontador del programa se decrementa en dos y la instruvuelve a ejecutarse.

Flujo de datos:



Tiempo:

BC = 0 o A = (HL): 4 ciclos M; 16 estados T: 8
$$\mu$$
seg a! MHz. BC \neq 0 y A \neq (HL): 5 ciclos M; 21 estados T: 10.5 μ seg a! MHz.

Direccionamiento:

Indirecto.

Banderas:

cremento.

⊢ BC − 1; = (HL).

ED B1

maria d

moria direccionada por el par itenido del acumulador y el ción se incrementa el par de \mathbb{C} . Si BC \neq 0 y A \neq (HL), el enta en dos y la instrucción



CP1R

Antes:



Después:



A 0000







16 estados T: 8 μseg @ 2

estados T: 10.5 µseg a 2

0 mi BC = 0 tras la ejeijar a 1 en caso contrario. mi A = (HL)

CPL

Complementar el acumulador.

DAA

Función: Formato: $A \leftarrow \overline{A}$

Función:


0 0 1 0 1 1 1 2F

Formato:

Descripción: El contenido del acumulador se complementa (se invierte): resultado vuelve a almacenarse en el acumulador (complex to a 1).

Descripción:

Flujo de datos:



Tiempo: 1 ciclo M; 4 estados T; 2 µseg (u 2 MHz. Implicito.

Direccionamiento:

Banderas:

Eiemplo:

Después:

CPI

Antes:



Flujo de datos:

DAA

Ajuste decimal del acumulador.

Función:

Véase a continuación.

Formato:


Descripción:

0 0 1 0 0 1 1 1 27

La instrucción suma condicionalmente "6" al nibble derecho, o al izquierdo, o ∎ los dos, del acumulador, según el registro de estado, para realizar la conversión BCD tras las operaciones aritméticas.

N	c	Valor del nibble sup.	Н	Valor del nibble inf.	Número sumado a A	C tras la ejecución
0	0	0-9	0	0-9	00	0
(ADD,	0	0-8	0	A-F	06	0
ADC,	0	0-9	1	0-3	06	0
INC)	0	A-F	0	0-9	60	1
	0	9-F	0	A-F	66	1
	0	A-F	1	0-3	66	1
	1	0-2	0	0-9	60	1
	1	0-2	0	A-F	66	1
	1	0-3	1	0-3	66	1
Į	0	0-9	0	0-9	-00	0
(SUB,	Ð	0-8	1	6-F	FA	0
SBC.	1	7-F	0	0-9	AO	1
DEC, NEG)	1	6-F	1	6-F	9A	1

Flojo de datos:





≨ 2 MHz.

puės:

Tiempo:

1 ciclo M; 4 estados T; 2 μseg @ 2 MHz.

Direccionamiento:

Implicito.

Banderas:

S Z H @V N

Ejemplo:

94

DAA

Antes:

Después:

CODIGO OBJETO A THE TERMS

DEC m

Función:

Formato:

(HL)

(1X + d)

(1Y + d

Descripción:

Flujo de datos:

spués:

DEC m

Decrementa el operando m.

Función:

$$m \leftarrow m - 1$$

Formato:

F 0 0 - - 1 0 1

r puede ser:

$$D - 010$$

D - 010

Descripción:

El contenido de la posición direccionada por el operando especificado se decrementa y vuelve a almacenarse en esa posición: m se define en la descripción de instrucciones INC similares.

Flujo de datos:



Tiempo:

m	Ciclos M	Estados T	µseg @ 2 MH:
r	1	4	2
(HL)	3	11	5.5
(1X + d)	6	23	11.5
(1X + d) (1Y + d)	6	23	11.5

DEC rr

Función: Formato:

Descripción:

Direccionamiento: Códigos byte: r: implicito; (HL): indirecto; (IX + d), (IY + d): indexsdo

DEC r

T: A B C D E N L 3D 05 00 15 10 25 20 Flujo de datos:

Banderas:



Ejemplo:

DEC C

Antes: Después:





7

Tiempo:

Direccionamiento:

Códigos byte:

Banderas:

Ejemplo:



Estados T	μseg @ 2 MHz			
4 11 23 23	2 5.5 11.5 11.5			
23	11.5			

d), (IY + d): indexado.

DEC rr

Decrementa el par de registros rr.

Fanción:


$$rr \leftarrow rr - 1$$

Formato:

Descripción:

Se decrementa el contenido del par de registros especificado, y el resultado vuelve a almacenarse en ese mismo par: re puede ser:

Fluio de datos:




Тієторо: Direccionamiento: 1 ciclo M; 6 estados T; 3 useg @ 2 MHz.

Implicito.

Códigos byte:

Buaderns:



Ejemplo:

DEC BC

Antes:

Después:





DEC IX

Decrementa IX.

Función:

 $IX \leftarrow IX - I$


Formato:

byte 1: DD byte 2: 2B

Descripción:

Se decrementa el contenido del registro IX, y el resultado sel almacenarse en IX.

Fluio de datos:



Tiempo:

2 ciclos M; 10 estados T; 5 µseg @ 2 MHz.

Implicito.

Direccionamiento: Banderas:

(efecto nulo)

Ejemplo:

DEC 1X

Antes:

Después:

X 6113 6

CODIGO

230

DEC IY

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Randeras:

Ejemplo:



DEC IY

Decrementa JY.

DD 2B

Función: Formato: $IY \leftarrow IY \sim 1$

byte 1: FD

istro IX. y el resultado vuelve


byte 2: 2B

Descripción:

Se decrementa el contenido del registro IV, y el resultado vuelve a almacenarse en IV.

Flujo de datos:





@ 2 MHz.

ulo)

puės:

ALU

Tiempo: Direccionamiento: Binderas:

2 ciclos M; 10 estados T; 5 µseg & 2 MHz.

Implicito.

(efecto nulo)

Ejemplo:

DEC 1Y Antes:

Después:

TY 900E

DI

Invalida interrupciones.

Función:

IFF ← 0

Formato:

1 1 1 1 0 0 1 1 F3

Descripción:

El biestable de interrupciones se pone a 0 y, en consecutada impiden todas las interrupciones enmascarables. Vuelve a el darse con una instrucción El.

Tiempo:

1 ciclo M; 4 estados T; 2 μseg @ 2 MHz.

Direccionamiento: Banderas: Implicito.

S Z H P/V N G

(efecto nulo)

DJNZ B

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento: Banderas:

Ejemplo:



DJNZ e

Decremento de B y, si no es cero, salto relativo de longitud e.

Función:

$$B \leftarrow B - 1$$
; si $B \neq 0$: $PC \leftarrow PC + e$

Formato:

0 0 0 1 0 0 0 0 byte 1: 10

byte 2: valor del desplazamiento


one a 0 y, en consecuencia, se enmascarables. Vuelve m valiDescripción: Se decrementa el registro B. Si el resultado no es cero, se suma el valor del desplazamiento al contador del programa en acitmó.

Se udevrementa e regaire o s. Dei rebutado no es cero, es juma el valor del deplazamiento al contador del programa en artimetica de complemento a dos, para permitir saltos hacia adelante y el salto); en consecuencia, el desplazamiento efectivo va de - 126 a +129 bytes. El ensamblador resta automáticamente del valor del desplazamiento fuente para generar el código hexadecimal.

@ 2 MHz.

(olui

Flujo de datos:



Tiempo:


 $B \neq 0$: 3 ciclos M; 13 estados T; 6.5 μ seg @ 2 MHz. B = 0: 2 ciclos M; 8 estados T; 4 μ seg @ 2 MHz.

Direccionarniento:

Inmediato.

Antes:

Banderas:



Ejemplo:

DJNZ \$ - 5 (\$ = PC actual)





Después:

Εİ

Habilita interrupciones.

Formato:

IFF ← I

Eunción-

Descripción:

El hiestable de interrupciones se pone u l v, en consecuenpermite que se produzcan interrupciones enmascarables trasejecución de la instrucción que sigue a la El. En ese tenno se invalidan las interrupciones filtrables.

Tiempo:

1 ciclo M; 4 estados T; 2 useg @ 2 MHz.

Direccionamiento: Randeras:

Implicito.

(efecto nulo)

Ejemplo:

Una secuencia habitual al término de una rutina de interno ción sería: FI

RETI

La interrupción enmascarable vuelve a habilitarse al términose RETI

EX AF, AF

Función: Formato:

Descripción:

Fluio de datos:

Tiempo:

Direccionamiento:

Randeras:

Ejemplo:



EX AF. AF

Intercambia acumulador y banderas con los registros alternativos.

Función :

 $AF \leftrightarrow AF$

Fermato:

0 0 0 0 1 0 0 0 08

pone a 1 y, en consecuencia, ociones enmascarables tras la sigue a la El. En ese tiemfiltrables. Descripción: Los

Los contenidos del acumulador y del registro de estado se intercambian con los del acumulador y el registro de estado alternativos.

Flujo de datos:



ulo)

a 2 MHz.

Tiempo: 1 ciclo M; 4 estados T; 2 μseg @ 2 MHz.

de una rutina de interrup-

Direccionamiento: Implicito

e a habilitarse al término de

S Z H P/V N C

Banderas: Ejemplo:

EX AF. AF





EX DE, HL

Formato:

Intercambia los registros HL y DE.

Función: DE ← HL

1 1 1 0 1 0 1 1 EB

Descripción: Se intercambian los contenidos de los dos pares de registra (1)

Flujo de datos:

A E E E E

Tiempo: 1 ciclo M: 4 estados T; 2 μseg @ 2 MHz.

Direccionamiento: Implicito.

Banderas: S Z N P/V N C (efecto nulo)

Ejemplo: EX DE, HL

Antes:

Después:

EX (SP), HL

Función: Formato:

Descripción:

Flujo de datos:

Tiempo: Direccionamiento:

Banderas:



CODIGO

Œ

EX (SP), HL

Intercambia HL con el elemento superior de la pila.

Fenrión-

 $(SP) \leftrightarrow L$; $(SP + 1) \leftarrow H$

Fermato:


1 1 1 0 0 0 1 1

los dos pares de registros DE

Descripción:

El contenido del registro L se intercambia con el de la posición de memoria direccionada por el puntero de la pila. El contenido del registro H se intercambia con el de la posición de memoria inmediatamente siguiente a la direccionada por el puntero de la pila.

Flujo de datos:



ulo) pués:

a 2 MHz.

Tempo:

Eiemplo:

Randeras:

Direccionamiento:

EX (SP), HL

5 ciclos M: 19 estados T: 9.5 useg @ 2 MHz. Indirecto.

(efecto nulo)

Después:











EX (SP), IX

Intercambia IX con el elemento superior de la pila.

Ejemplo:

A

Función: Formato:

$$(SP) \leftrightarrow IX_{inf}; (SP + 1) \leftrightarrow IX_{sup}$$

1 1 0


Descripción:

El contenido de la mitad inferior del registro IX se interante con el de la posición de memoria direccionada por el apuade de la pila. El de la mitad superior de IX se intercambia, as vez, con el de la posición de memoria inmediatamente sigues a la direccionada por el apuntador de la pila.

hyte 2: E3



Flujo de datos:



Tiempo:

6 ciclos M; 23 estados T; 11.5 μseg @ 2 MHz.

Direccionamiento:

Indirecto.

Banderas:



superior de la pila.

Ejemplo:

EX (SP), IX

DD

Antes:

Después:

E3

iX 9234

0186

lel registro IX se intercambia ireccionada por el apuntador r de IX se intercambia, a su ria inmediatamente siguiente or de la pila.









g @ 2 MHz.

lo)

EX (SP), IY

Intercambia IY con la parte superior de la pila.

Ejemplo:

Función:

$$(SP) \leftrightarrow IY_{inf}; (SP + 1) \leftrightarrow IY_{sup}$$


Descripción:

El contenido de la mitad inferior del registro IY se interamb con el de la posición de memoria direccionada por el aputada de la pila. El de la mitad superior de IY se intercamba, s vez, con el de la posición de memoria inmediatamente siguies a la direccionada por el apuntador de la pila.



6212

Flujo de datos:



Tiempo:

III ciclos M; 23 estados T; 11.5 μ seg @ 2 MHz.

Direccionamiento:

Indirecto.

Banderas:





el registro IY se intercambia reccionada por el apuntador de IY se intercambia, a su ría inmediatamente siguiente r de la pila.









g @ 2 MHz.

ilo)

EXX

Intercambia registros alternativos.

Función:

BC ↔ BC'; DE ↔ DE'; HL ↔ HL'

Formato:

Los contenidos de los registros de tipo general ne intercambie

con los correspondientes registros alternativos.

Descripción: Flujo de datos:

Tiempo:

1 ciclo M; 4 estados T; 2 µseg @ 2 MHz. Implicito.

Direccionamiento: Banderas:

(efecto nulo)

EXX Ejemplo:





Después:

CODIGO

HALT

De

L

Función: Formato:

Descripción:

Tiempo:

Direccionamiento: Banderas:

HALT Detiene la CPU. La CPU deja de actuar. Fración:

Formato:

Descripción: La CPU deja de funcionar y ejecuta instrucciones NOP continuamente, para proseguir con los ciclos de refresco de la memoria, hasta que recibe una interrupción o una orden de reinicio.

> 1 ciclo M; 4 estados T; 2 μseg @ 2 MHz + el tiempo necesario para ejecutar un número indefinido de instrucciones NOP. Implicito.

(efecto nulo)

tipo general se intercambian alternativos.

Direccionamiento: @ 2 MHz. Renderes -

Tiempo:

ulo)

spués:

IM 0

Activa el modo de interrupción 0.

IM 1

Función:

Control interno de interrupciones.

Función:

Formato:

| | | | 0 | | | | 0 | | byte 1: ED

Formato:

0 1 0 0 0 1 1 0

Descripción:

Activa el modo de interrupción 0. En esta situación, el discubvo interruptor puede dejar una instrucción en el bas de das para su ejecución; el primer byte de dicha instrucción da aparecer durante el ciclo de identificación de la internosion

byte 2: 46

Descripción: Flujo de datos:

Tiempo:

2 ciclos M; 8 estados T; 4 useg @ 2 MHz.

Direccionamiento:

Implicito.

Banderas:

S H P/V N C (efecto nulo)

Tiempo:

Direccionamiento:

Banderas:

IM 1 Activa el modo de interrupción 1. Control interno de interrupciones. Función: ED Fermato: byte 1: ED

byte 2: 56

En esta situación, el dispositistrucción en el bus de datos de dicha instrucción debe ificación de la interrupción.

46

@ 2 MHz.

ulo)

Descripción: Flujo de datos: Activa el modo de interrupción 1. Cuando se produce la interrupción, se ejecuta una instrucción RST 0038H.

2028



BUTINA



Tiempo:

2 ciclos M; 8 estados T; 4 µseg @ 2 MHz.

Direccionamiento:

Implicito.

Banderas:

(efecto nulo)

IM 2

Activa el modo de interrupción 2.

IN r. (C)

Función:

Control interno de interrupciones.

Función:

Formato:

Formato:

byte 2: 5E

Descripción:

Activa el modo de interrupción 2. Cuando se produce las rrupción, el periferico utilizado debe entregar un byte so parte inferior de una dirección; la parte superior del vesta dirección procede del contenido del registro 1. Este setta segunda dirección almacenada en memoria, que se carga el contador del proparama. Tras lo cual comienza la eccusión

Descripción:

Fluio de datos:

Tiempo:

2 ciclos M; 8 estados T; 4 useg @ 2 MHz.

Direccionamiento:

Implicito.

Banderas:

S Z H P/V N C (efecto nulo)

Tiempo:

Direccionamiento:

Códigos byte:

Randeras:

IN r, (C)

Carga el registro r a partir del puerto (C).

Función:

 $r \leftarrow (C)$

Fermato:

					_	
1 1	1	0	1	٥	1	byte

byte 1: ED byte 2

Descripción:

Cuando se produce la inte-

ebe entregar un byte como

parte superior del vector de

l registro I. Este señala una


memoria, que se carga en el ual comienza la ejecución.

a 2 MHz

uloi

Se lee el dispositivo periférico direccionado por el contenido del registro C, y el resultado se carga en el registro especificado. C proporciona los bits A0 a A7 del bus de direcciones. B proporciona los bits A8 a A15.

Fitje de datos:



r puede ser:

Тіетро:

3 ciclos M; 12 estados T; ₩ µseg @ 2 MHz.

Directionamiento:

Externo.

Códigos byte:

Banderus:



Es importante señalar que IN A,(N) no ejerce ningún efecto sobre las banderas, al contrario que IN r,(C), que si lo ejerce. Ejemplo:

ED

CODIGO OBJETO IN D, (C)

Antes:

Después:

~

A5 C

PUERTO DE GA

AS C

IN A, (N)

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:
Direccionamiento:

Banderas:

DB B2 CODIGO OBJETO

spuės:

AS C

IN A, (N)

Carga el acumulador a partir del puerto de entrada N.

Función: Función: $A \leftarrow \{N\}$

1 0 1 1 byte 1: I

byte 1: DB byte 2: dirección puerto

Descripción:

Se lee el dispositivo periférico N, y el resultado se carga en el acumulador.

El literal N se sitúa en las líneas A0 a A7 del bus de direcciones.

Flujo de datos:



Tientpo:

3 ciclos M; 11 estados T; 5.5 μ seg & 2 MHz.

Direccionamiento: Externo.

Banderas:

H F/V N C (efecto nulo)

A proporciona los bits A8 a A15.

Ejemplo: IN A_{*}(B2)

Antes:

Después:

08 82 0001GO FI PUERTO A FI PUER B2

INC r

Incrementa el registro r.

INC rr

Función:

Función: Formato:

Formato:

Descripción:

Descripción:


El contenido del registro especificado se incrementa; 1 pos A - 111

H - 1001 - 101 C - 001 D = 010

E = 011

Flujo de datos:

Fluios de datos:



Tiempo:

Tiempo: Direccionamiento: 1 ciclo M; 4 estados T; 2 µseg (a 2 MHz, Implicito.

Códigos byte:

Códigos byte:

Randeras:

Direccionamiento:

Banderas:



Ejemplo:

Eiemplo:

INC D Antes:

Después:



06



INC rr

Incrementa el par de registros rr.

Fanción:

rr ← rr + 1

Formato:

cado se incrementa; r puede

Descripción:

E - 011H - 100 L - 101

2 MHz

ués:

Flujo de datos:

El contenido del par de registros especificado se incrementa, y el resultado se almacena de nuevo en el mismo par; re puede ser:


HL - 10

SP - 11

BC - 00 DE - 01







Tiempo:

I ciclo M; 6 estados T; 3 μseg @ 2 MHz.

Direccionamiento:

Implicito.

Eddigos byte:

FT: BC DE HL SP 03 13 23 33

Banderas:



Eiemplo:

INC HL Antes:

Después:







INC (HL)

Incrementa la posición de memoria direccionada indiretam (HL).

INC (IX + d)

h

Función:

 $(HL) \leftarrow (HL) + 1$

Función:

Formato:


Formato:

Descripción:

Se incrementa el contenido de la posición de memoria dissonada por el par de registros HL, y el resultado se almacea nuevo en dicha posición.

Descripción:

Fluio de datos:



Flujo de datos:

Tiempo: Banderas: 3 ciclos M; 11 estados T; 5.5 μseg & 2 MHz.

Direccionamiento:

Indirecto.

Tiempo: Direccionamiento: Banderas:

Eiemplo:

INC (HL)

0681

Después:

0861

Antes:







252

ria direccionada indirectamente

posición de memoria direccioy el resultado se almacena de INC (IX + d)

Incrementa la posición de memoria indexada (IX + d).

Función:

$$(IX + d) \leftarrow (IX + d) + 1$$

Fermato:


[0]0]

byte 3: valor del desplazamiento

Descripción:

Se incrementa el contenido de la posición de memoria direccionada por el registro IX más el valor del desplazamiento dado, y el resultado vuelve a almacenarse en dicha posición.

Fluja de datos:



Титро:

6 ciclos M; 23 estados T; 11.5 μseg @ MHz.

Direccionamiento:

Indexado.

Banderas:



pués:



2 6 2 MHz

Ejemplo:

INC (IX + 2)

(CSB1

Antes:

De

Después:

INC (IY + d)

Función:

Formato:

.

Descripción: Flujo de datos:


5381 B1 5382 85 5383 343

0381 81 0382 85 0383 89

Tiempo:
Direccionamiento:

Banderas:

FD 34 00



spués:

Función: $IX \leftarrow IX + 1$ Función: Formato: Fermate: byte 1: DD 0 0 1 0 0 0 1 1 byte 2: 23 Descripción: Se incrementa el contenido del registro IX, y el resultado velo Descripción: a almacenarse en IX. Flujo de datos: Fluio de datos: Tiempo: 2 ciclos M; 10 estados T; 5 µseg @ 2 MHz. Tiempo: Direccionamiento: Implicito. Direccionamiento:

Incrementa IX.

INC IY

Banderas:

Eiemplo:



Después: Antes:

	IX B1B0		EIB1	
--	---------	--	------	--



(efecto nulo)

Banderas:

INC IX

INC IY

Incrementa IY.

Fusción:

 $IY \leftarrow IY + I$

Formato:

1 1 1 1 1 0 t

byte 1: FD


0 0 1 0 0

byte 2: 23

Descripción:

Se incrementa el contenido del registro IY, y el resultado vuelve a almacenarse en IY.

finjo de datos:



Tiempo:

2 ciclos M; 10 estados T; 5 μseg @ 2 MHz.

Direccionamiento:

Implicite.

Banderas:



Ejemplo:

INC IY
Antes:

Después:







(818))

@ 2 MHz.

ulo)

pues:

DD

istro IX, y el resultado vuelve

IND

Entrada con decremento.

INDR

Función:

$$(HL) \leftarrow (C)$$
: $B \leftarrow B - 1$; $HL \leftarrow HL - 1$

Función:

Formato:

1	1	1	0		1	0	1	byte	1:	EL
1	0	1	0	1	0	1	0	byte	2:	AA

Formato:

Descripción:

Se lee el dispositivo periférico direccionado por el registro C, el resultado se carga en la posición de memoria direction por el par de registros HL. A continuación se decrenental registro B y el par HL.

Descripción:

Flujo de datos:



Flujo de datos:

Tiempo:

Ejemplo:

Tiempo:
Direccionamiento:

4 ciclos M: 16 estados T; 8 μscg @ 2 MHz.

Banderas:



Ejemplo:







Externo.

IND





INDR

Frazión:

Entrada de bloque con decremento.

IL - 1 : ED : AA

2 @ 2 MH2

spués:

eccionado por el registro C, y

tión de memoria direccionada

ontinuación se decrementan el

iva II si B = 0 tras la eje-

ne a 0 en caso contrario.

Etrmato:

Descripción:

Fluio de datos:

Tiempo:

Banderas:

Direccionamiento:

 $(HL) \leftarrow (C); B \leftarrow B - 1; HL \leftarrow HL - 1$ Repetir hasta que B = 0

byte 1: ED

byte 2: BA

Se lee el dispositivo periférico direccionado por el registro C, y el resultado se carga en la posición de memoria direccionada por el par de registros HL. A continuación se decrementan el registro B y el par HL. Si B no es cero, el contador del programa se decrementa en 2, y la instrucción vuelve a ejecutarse.



B = 0: 4 ciclos M; 16 estados T; 8 μ seg @ 2 MHz. B ≠ 0: 5 ciclos M; 21 estados T; 10.5 μseg @ 2 MHz.

Externo.

INDR

Antes















PUERTO

INI

Entrada con incremento.

Ejemplo:

Función:

$$(HL) \leftarrow (C); B \leftarrow B - 1; HL \leftarrow HL + 1$$

Formato:

1	1	1	0	1	1	0	1	byte	1:	ED
1	0	0	1	0	0	1	0	byte	2:	A2

Descripción:

Se lee el dispositivo periférico direccionado por el registro C): resultado se carga en la posición de memoria direccionada el par de registros HL. El registro B se decrementa y el prá registros HL. se incrementa.



El contenido de C se deja en la mitad inferior del tesé direcciones y el de B en la superior. La selección de E/S se hacerse mediante C, es decir, mediante A0 a A7. B es él con dor de byte.

Flujo de datos:



Tiempo:


4 ciclos M; 16 estados T; Il μseg @ 2 MHz.

Direccionamiento:

Externo.

Banderas:

Z se activa a 1 si B=0 tras la ejecución. Se pone a θ en caso contrario.



g @ 2 MHz.

L + 1

ED

A2

ejecución.

INIR

Entrada de bloque con incremento.

JP cc, pq

Función:

Formato:

```
1 1 1 0 1 1 0 1 byte 1: ED
```

Descripción:

Se lee el dispositivo periférico direccionado por C. y el resida se carga en la posición de memoria direccionada por el pué registros HL. El registro B se decrementa y el par III. incrementa. Si B no es cerc. el contador del proguna decrementa en 2. y la instrucción vuelve a ejecutarse.

Descripción:

Fluio de datos:



Tiempo:

B=0: 4 ciclos M; 16 estados T; 8 μ seg @ 2 MHz. $B\neq 0$: 5 ciclos M; 21 estados T; 10.5 μ seg @ 2 MHz.

Direccionamiento:

Externo.

Banderas:



Flujo de datos:

Ejemplo:



PUERTO







ED 82 CODIGO OBJETO



Códigos byte:

JP cc, pq

Salto condicional a la posición pq.

Función:

Si cc es cierto: PC - pq

Fermato:

Descripción:

byte 1


byte 2: dirección, byte inferior

byte 3: dirección, byte superior

Si se cumple la condición especificada, la dirección de dos bytes inmediatamente siguiente al código de operación se cargará en el contador del programa; el código de operación se carga en la parte inferior del PC. Si la condición no se satisface, se ignora la dirección: cc puede ser:



 $P \sim 110$ más M - 111menos



3 ciclos M: 10 estados T; 5 µseg @ 2MHz.

Inmediato.

NZ Z NC C PO PE P

HL + 1; repetir hasta que B

B2

ccionado por C. y el resultado ia direccionada por el par de decrementa y el par HL se contador del programa se

vuelve a ejecutarse.

: 8 useg @ 2 MHz ; 10.5 µscg @ 2 MHz.

Fluo de datos:

spués:

ito

PUERTO

Tiempo: Códigos byte:

Direccionamiento:

Banderas:

S Z H P/V N C (efecto nulo)

Ejemplo:

JP C, 3B24

_ .

Antes:

Después:



51 F

51 51 51 51 51 51 JP pq

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento: Banderas:

Ejemplo:



Eusción: PC ← pq Formato: byte 1: C3 byte 2: dirección, byte inferior byte 3: dirección, byte superior Discripción: El contenido de la posición de memoria inmediatamente siguiente al código de operación se carga en la mitad inferior del contador del programa y el de la posición siguiente a la ante-rior en la mitad superior del mismo contador. La siguiente instrucción se toma de esta nueva dirección, Fluio de datos: Темро: 3 ciclos M; 10 estados T; 5 useg @ 2 MHz. Directionsmiento: Immediato. Randores: (efecto nulo) Ejemplo: JP 3025 Antes: Después:

Salto a la posición pg.

JP pg

nulo)

spués:

JP (HL)

Saltar a (HL).

JP (IX)

Función:

PC ← HL

Función:

Formato:

1 1 1 0 1 0 0 1 E9

Formato:

Descripción:

El contenido del par de registros HL se carga en el cona del programa. La siguiente instrucción se toma de esla na dirección.

Descripción:

Flujo de datos:



Flujo de datos:

Tiempo:

1 ciclo M; 4 estados T; 2 µseg @ 2 MHz.

Direccionamiento:

Implicito.

Banderas:



Tiempo:
Direccionamiento:

Ejemplo:

JP (HL)

Después:

Banderas:


69





Eiemplo:





384A

80F1

JR cc. e JP (IY) Salto a (IY). Función: Función: PC ← 1Y Formato: Formato: byte 1: FD byte 2: E9 Descripción: Descripción: El contenido del registro IY se lleva al contador del progur La siguiente instrucción se toma de esta nueva dirección Flujo de datos: Flujo de datos: Tiempo: 2 ciclos M: Il estados T; 4 µseg @ 2 MHz. Direccionamiento: Implicito. Banderas: refecto nulo). Tiempo: Ejemplo: JP (IY) Después: Antes: AAAB AA49 PC AAAB ...

268

JR cc, e

Salto relativo condicional de longitud e.

Fanción: Formato: Si cc es cierto, PC ← PC + e

0 0 1 4 6 0 0 0 byte 1

Descripción:

byte 2: valor del desplazamiento

leva al contador del programa. a de esta nueva dirección,

Si se satisface la condición especificada, el valor del desplazamiento dado se suma al contador del programa en aritmética de complemento a dos, para que el salto pueda darse hacia adelante o hacia atrás. El valor del desplazamiento se suma al valor de PC + 2 (después del salto), de manera que el desplazamiento efectivo es de -126 a +129 bytes. El ensamblador resta automáticamente 2 del valor del desplazamiento fuente para generar el código hexadecimal. Si la condición no se satisface, se ignora el valor del desplazamiento y la ejecución de instrucciones prosigue en secuencia; ce puede ser:

$$NZ = 0$$

 $Z = 0$


$$NZ - 00$$
 $NC - 10$ $C - 11$



nulok

espués:

Flujo de datos: # 2 MHz.



Tiempo:

	Ciclos M	Estados T	μsey % 2 MHz
condición cierta:	3	12	6
condición falsa	2	7	3.5

Direccionamiento:

Relativo.

Códigos byte:

cc: NZ Z NC C 20 ■ 30 ■

Banderas:

S Z III P/V N C (efecto nulo)

Ejemplo:

JR NC.S - 3 S = PC actual

Antes:

8000

Después:

00

30 FB COOIGO OBJETO × S CAN THE

JRe

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Banderas:

Ejemplo:



JR e Salto relativo de longitud e.

Facilie: PC – PC + c


Fornato: 0 0 1 1 0 0 0 byte 1: 18

Descripcion: E valor del desplazamiento dado se suma al contador del programa en artirefeica de complemento a 2, para que el salto de la complemento a 2, para que el desplazamiento del programa en artirefeica de complemento a 2, para que el desplazamiento se suma al valor de PC + 2 (después del salto), de manera que el desplazamiento foreste paramiento se suma al valor de PC + 2 (después del salto), de manera que el desplazamiento foreste paramiento foreste paramiento foreste para genera el código hexadecima del desplazamiento fuente para que del desplazamiento fuente para genera el código hexadecima del desplazamiento fuente para del desplazamiento fuente para del desplazamiento fuente para del desplazam

nuloi

espués:

= PC actual



LD dd, (nn)

Carga el par de registros dd a partir de las posiciets: Códigos byte: memoria direccionadas por nn.

Función:

$$dd_{inf} \leftarrow (nn); dd_{sup} \leftarrow (nn + 1)$$

Randeras:

Formato:

	-	1.	1.	1	huta	1 -	- FI

Eiemplo:

byte 3: dirección, byte inferior


byte 4: dirección, byte superior

Descripción:

El contenido de la posición de memoria direccionale puposición inmediatamente siguiente al código de operatórcarga en la parte inferior del par de registros especificale continuación se carga el contenido de la posición de transsiguiente a la anterior en la parte superior del misso preregistros. El byte de orden inferior de la dirección na jainmediatamente al código de operación; del puede ser

byte 2

Flujo de datos:




Tiempo:

6 ciclos M; 20 estados T; 10 μseg @ 2 MHz

Direccionamiento:

Directo.

272



@ 2 MHz

LD dd, nn

Carga el par de registros dd con el dato inmediato no.

LD r, n

Función:

dd ← nn

Función: Formato:

Formato:



.

Descripción:

byte 3: dato inmediato superior


Descripción:

Los contenidos de las dos posiciones de memoria innedamente siguientes al código de operación se cargan en il pur registros especificado. El byte de orden inferior del dato apor justo a continuación del código de operación; del pude ve

- 00 HL - 10

Flujo de datos:

Flujo de datos:



Tiempo:

3 ciclos M; 10 estados T; 5 μseg @ 2 MHz.

Direccionamiento:

Inmediato.

Códigos byte: Banderas:



(efecto nulo)

Ejemplo:

LD DE, 4131 Antes:

Después:

Ejemple



274

Tiempo: Direccionamiento:

Códigos byte:

Banderas:

Ejemplo:



el dato inmediato nn.

LD r.n

Carga el registro r con el dato inmediato n.

Función:

 $r \leftarrow n$

Formato:

0 0 - 7 -- 1 1 0

byte 1

late inmediate inferior ato inmediato superior

nes de memoria inmediata-

ción se cargan en el par de en inferior del dato aparece

operación; dd puede ser:

HL - 10 SP - 11

8 2 MHz.

iés:

8413180888

byte 2: dato inmediato

Descripción:

El contenido de la posición de memoria inmediatamente siguiente al código de operación se carga en el registro especificado; r puede ser:

Fluio de datos:



Тієтро:

2 ciclos M: 7 estados T: 3.5 usee @ 2 MHz.

Direccionamiento: Inmediato.

> DA S C D E H L 3E 06 0E 15 1E 25 25

Códigos byte: Banderas:

Ejemplo:

LD C.3B

(cíecto nulo)

Antes:

Después:



LD r, r'

Carga el registro r con el contenido del r'.

Función: Formato:

Descripción:

El contenido del registro fuente especificado se carga esé registro destino especificado; r y r' pueden ser:

A - 111 E - 011 B - 000H - 100C - 001 L - 101 D - 010

Flujo de datos:



Tiempo:

1 ciclo M; 4 estados T; 2 useg @ 2 MHz

Direccionamiento:

Implicito. Códigos byte:

	Α	В	С	D	Ε	Н	L
A	75	78	79	7A	78	7C	70
В	Đ.	40	41	42	42	44	45
C	45	48	49	dΑ	43	40	40
D	57	50	51	52	53	54	55
	SF	58	59	SA	58	5C	50
	67	60	61	62	63	64	55
l.	άF	68	69	δA	68	6C	60
est 1	_						_

Banderas:



Eiemplo:





Después:



276

LD (BC), A

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento: Banderas:

Ejemplo:



iido del r'.

especificado se carga en el r' pueden ser;

r' pueden ser: E = 011 H = 100

F - 101

2 MHz.

LD (BC), A

Carga la posición de memoria indirectamente direccionada (BC) a partir del acumulador.

Función:

Fluio de datos:

(BC) ← A

Formato:

El contenido del acumulador se carga en la posición de memoria direccionada por el contenido del par de registros BC.



Tiempo:

2 ciclos M; 7 estados T; 3.5 μseg @ 2 MHz.

Direccionamiento:

Indirecto.



Ejemplo:

LD (BC). A

Antes:

Después:







-

LD (DE), A

Carga la posición de memoría indirectamente direccionada (Il a partir del acumulador.

Función:

(DE) ← A

Formato:

Descripción:

El contenido del acumulador se carga en la posición de meno ria direccionada por el contenido del par de registros DE

Flujo de datos:



Tiempo:

2 ciclos M; 7 estados T; 3.5 µseg @ 2 MHz.

Direccionamienta-

Indirecto.

Banderas:

(efecto nulo)

Ejemplo:

LD (DE), A

Antes:

Después:







LD (HL), n

Función:

Formsto:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Randeras:

Eiemplo:



ectamente direccionada (DE)

LD (HL), n

Carga el dato inmediato n en la posición de memoria indirectamente direccionada (HL).

Función: Furmato: $(HL) \leftarrow n$

byte 1: 36

byte i...

byte 2: dato inmediato


ga en la posición de memodel par de registros DE.

@ 2 MHz.

lės:

Descripción:

El contenido de la posición de memoria inmediatamente siguiente al código de operación se carga en la posición de memoria indirectamente direccionada por el apuntador HL.



Flujo de datos:

Tiempo:

Ejemplo:

Direccionamiento:

Banderas:

5

1

3 ciclos M; 10 estados T; 5 µseg @ 2 MHz.

Inmediato/indirecto.

S Z M P/V N C (efecto nulo)

LD (HL), 5A

Antes:

Después:



A342 SA



LD (HL), r

Carga la posición de memoria indirectamente direccionada (III. a partir del registro r.

LD r, (IX + d)

Función:

 $(HL) \leftarrow r$

Función:


Formato:

Formate:

Descripción: El contenido del registro especificado se carga en la posición la memoria direccionada por el par de registros HL; r puede se

Descripción:

Flujo de datos:



Flujo de datos:

Tiempo:

2 ciclos M: 7 estados T: 3.5 usee @ 2 MHz.

Direccionamiento:

Indirecto

Códigos byte:

ABCDEHL

Banderes:

(efecto nulo)

Ejemplo:

LD (HL), B

Antes:

Después:

Tiempo: Direccionamiento:



Códigos byte:

CODIGO

C501

Banderas:

ctamente direccionada (HL)

se carga en la posición de registros HL; r puede ser:

E - 011I = 100

L = 101

@ 2 MHz.

LD r, (IX + d)

Carga el registro r indirecto a partir de la posición de memoria indexada (IX + d).

Función:

$$r \leftarrow (IX + d)$$

Fermator

1	1	0 1	1	1	0	1
0			-	1	1	0
\equiv	_	1 1	7	-		

byte 1: DD


byte 2

byte 3: valor del desplazamiento

Descripción:

El contenido de la posición de memoria direccionada por el registro de índice IX más el valor del desplazamiento dado se carga en el registro especificado; r puede ser:

Fluio de datos:



Tiempo:

5 ciclos M; 19 estados T; 9.5 useg @ 2 MHz.

Direccionamiento: Códigos byte:

Indexado DD- 75 40 45 50 5E 66 6E -d

Banderas:

(efecto nulo)

281

Ejemplo:

LD E.(IX + 5)

Antes:

Después:

3020

15 E 3020





LD r, (IY + d)

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Códigos byte:

Banderas:

spues:

15

LDr, (IY + d)

Carga el registro indirecto r a partir de la posición de memoria indexada (IY + d).

Función:

$$r \leftarrow (IY + d)$$

Fermato:

	3	1	1		0	1	byte	1:
0	1	+		 1		0	byte	2


FD

byte 3: valor del desplazamiento

Descripción:

El contenido de la posición de memoria direccionada por el registro de indice IY más el valor del desplazamiento dado se carga en el registro especificado: a puede ser:

Fluio de datos:



Tiempo:

5 ciclos M; 19 estados T; 9.5 µseg @ 2 MHz.

Direccionamiento:

Indexado.

Códigos byte:

Banderas:



(efecto nulo)

Ejemplo:

LD A,(IY + 2)

8005

Antes:

Después:

74112

A F9

B005

FD 7É

CODIGO OBJETO B005 61 B007 P9



LD (IX + d), n

Función:

Fermato:

Descripción:

Flujo de datos:

Tiempo: Direccionamiento:

Banderas:

Bandera

spués:

F9

8005

61

LD(IX + d), n

Carga la posición de memoria indexada (IX + d) con el dato inmediato n.

Función: Fermato: $(IX + d) \leftarrow n$

0 0 1 1 0

byte 1: DD byte 2: 36


byte 3: valor del desplazamiento

byte 4: dato inmediato

Descripción:

El contenido de la posición de memoria que sigue inmediatamente al valor del desplazamiento se transfiere a la posición de memoria direcccionada por el contenido del registro de indice más el valor del desolazamiento.

Flujo de datos:



Tiempo:

5 ciclos M; 19 estados T; 9.5 μseg @ 2 MHz.

Direccionamiento:

Indexado/inmediato.

Banderas:

B Z N P/V N C (efecto nulo)

Ejemplo:

LD (IX + 4), FF

8109

Antes:

Después:

8109

CODIGO





LD (IY + d), n

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo: Direccionamiento:

Banderas:

espués :

8109

60

LD (IY + d), n Carga la posición de memoria indexada (IY + d) con el dato inmediato n.

Function: $(IY + d) \leftarrow n$

1 1 1 1 1 1 0 1 byte 1: FD

0 0 1 1 0 1 1 0 byte 2: 36

byte 3: valor del desplazamiento


byte 4: dato inmediato

Descripción:

Formato:

El contenido de la posición de memoria que sigue inmediatamente al valor del desplazamiento se transfere a la posición de memoria direccionada por el registro de indice más el valor del desplazamiento.

Fujo de datos:



Tiempo:

5 ciclos M; 19 estados T; 9.5 μseg @ 2 MHz.

Direccionamiento:

Indexado/inmediato.

Banderas:

S Z N P/V N C (efecto nulo)

Ejemplo:

LD (IY + 3), BA 0100

Antes:

Después:

FD

CODIGO

0100

0100

LD(IX + d), r

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Códigos byte:

espués:

LD(IX + d), r

Carga la posición de memoria indexada (IX + d) a partir del registro r.

Emrión:

(IX + d) ← r

Formato:

	1	0	1	1	1	0	1	byte	1:	DD	
0		,		0		,_		hute	2		

byte 3: valor del desplazamiento

E - 011


H - 100

L - 101

Descripción:

El contenido del registro especificado se carga en la posición de memoria direccionada por el contenido del registro de índice más el valor del desplazamiento dado; r puede ser:

Fluio de datos:



Tiemoo:

5 ciclos M; 19 estados T; 9.5 μseg @ 2 MHz.

Direccionamiento:

Indexado

Códigos byte:



Ejemplo:

CODIGO

Antes:

Después:

68

68







LD (IY + d), r

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Códigos byte:

espués:



tD (IY + d), r

Carga la posición de memoria indexada (IY + d) a partir del registro r.

Función:

$$r \rightarrow (lY + d) \leftarrow r$$

Formato:


_	_	_	_		_					
	1				1	0	1	byte	1:	F
0	1	1	1	0	-	-1-	-	hyte	2	

byte 3: valor del desplazamiento

Descripción:

El contenido del registro especificado se carga en la posición de memoria direccionada por el contenido del registro de índice más el valor del desplazamiento dado; r puede ser:

Fhjo de datos:



Tiempo:

5 ciclos M; 19 estados T; 9.5 useg @ 2 MHz.

Direccionamiento:

Indexado.

Códigos byte:



Ejemplo:

LD (IY + 3), A

Antes:



Después:

A 3E

FD 77 83 CODIGO OBJETO





LD A, (nn)

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:



10 A, (nn)

Fermato:

Carga el acumulador a partir de la posición de memoria (nn).

Fución: A ← (nn)


0 0 3 1 1 0 1 0 byte 1: 3A

byte 2: dirección, byte inferior

Descripción:

El contenido de la posición de memoria direccionada por el contenido de las dos posiciones de memoria que siguen al código de operación se cargan en el acumulador. El byte de orden inferior de la dirección aparece justo a continuación del

Prio de datos:



Tiempo: 4 ciclos M; 13 estados T; 6.5 μseg ⊕ 2 MHz.

código de operación.

Directo. Directo.

Raderas: S Z H F/VN C (efecto nulo)

Ejemplo:

LD A. (3301)

Antes:

Después:

A DA

A \$10.76 (0.0)







LD (nn), A

Función: Formato:

Descripción:

Flujo de datos:

Tiempo: Direccionamiento:

espués:

26 co. 9

28

LD (nn), A

Carga la posición de memoria directamente direccionada (nn) a partir del acumulador.

Función:

(nn) ← A

Formato:

		0			0	0	1	
--	--	---	--	--	---	---	---	--


byte 1: 32

byte 2: dirección, byte inferior byte 3: dirección, byte superior

Descripción:

El contenido del acumulador se carga en la posición de memoria direccionada por el contenido de las posiciones de memoria que siguen al código de operación. El byte inferior de la dirección aparece justo a continuación del código de operación.

Flujo de datos:



Tiempo:

4 cíclos M; 13 estados T; 6.5 μseg @ 2 MHz.

Direcciona miento:

Directo.

Banderas:

S Z H PAV N C (efecto nulo)



CODIGO

LD (0321), A

Antes:

Después:

A A4

A As

32 21 0021 06



LD (nn), dd

Cardel

(nr

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:
Direccionamiento:

Códigos byte:

LD (nn), dd

Carga las posiciones de memoria direccionadas por nn a partir del par de registros dd.

Función:

Respués:

$$(nn) \leftarrow dd_{inf}$$
; $(nn + 1) \leftarrow dd_{nin}$

Formato:

byte 1: ED

0 1 d d 0 0 1 1

byte 2


byte 3: dirección, byte inferior byte 4: dirección, byte superior

Descripción:

El contenido de orden inferior del par de registros especificado se carga en la posición de memoria direccionada por las posi-

se carga en la posicion de memoria direccionada por las posiciones de memoria que siguen al código de operación. El contenido de orden superior del par de registros se carga en la posición de memoria que sigue a la cargada a partir del orden inferior. El orden inferior de la dirección nn aparece justo a

Fujo de datos:



Tiempo:

6 ciclos M; 20 estados T; 10 useg @ 2 MHz

Directions miento:

Directo.

Códigos byte:

ED- 43 53 63 73

Banderas: (efecto nulo) Ejemplo: LD (040B). BC Antes: 0408 040C A8

LD (nn), HL

Función:

Después:

0221

Fermato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Banderas:

CODIGO

nulot

......

espués:

0221

ID (nn), HL

Carga las posiciones de memoria direccionadas por nn a partir de HL.

Farmato:

 $(nn) \leftarrow L; (nn + 1) \leftarrow H$

0 0 1 0 0 0


byte 1: 22

byte 2: dirección, byte inferior byte 3: dirección, byte superior

Descrinción:

El contenido del registro L se carga en la posición de memoria direccionada por las posiciones de memoria que siguen al código de operación. El contenido del registro H se carga en la posición de memoria que sigue a la naterior. El byte imferior de la dirección nn aparece justo a continuación del código de operación.

Fhio de datos:



Tiempo:

5 ciclos M; 16 estados T; 8 μseg @ 2 MHz.

Direccionamiento:

Directo.





LD (40B9), HL

3344

Antes:

Después:

canto.

L H 304A

22 89 40





LD (nn), IX

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

LD (nn), IX

Carga las posiciones de memoria direccionadas por nn a partir de IX

Función:

espués:

304A

 $(nn) \leftarrow IX_{inf}; (nn + 1) \leftarrow IX_{sup}$

Fermato:

1	T	0	1	1	1	0	1	byte	I:	DD
0	0	1	0	0	0	1	0	byte	2:	22


byte 3: dirección, byte inferior

byte 4: dirección, byte superior

Descripción:

El contenido de orden inferior del registro IX se carga en la posición de memoria direccionada por el contenido de memoria que sigue al código de operación. El contenido de orden superior del registro IX se carga en la posición de memoria que sigue a la anterior. El byte inferior de la dirección nn aparece justo después del código de operación.

Flujo de datos:



Tiempo:

Il ciclos M; 20 estados T; 10 µseg @ 2 MHz.

Direccionamiento-

Directo







0498

Antes:





DD 22 28 01 CODIGO OBJETO





LD (nn), IY

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

LD (nn), IY

Carga las posiciones de memoria direccionadas por nn a partir de IY.

Función:

pués:

$$(nn) \leftarrow IY_{inf}; (nn + 1) \leftarrow IY_{nan}$$

Fermato:


- 1 1 1 1 1 1 1

byte 4: dirección, byte superior

Descripción:

El contenido de orden inferior del registro IV se carga en la posición de memoria direccionada por el contenido de la posición de memoria que sigue al código de operación. El contenido de de orden superior de IV se carga en la posición de memoria que sigue a la anterior. El byte inferior de la dirección nn aparece justo después del código de operación.

Flujo de datos:




Tiempo:

6 ciclos M; 20 estados T; 10 μseg @ 2 MHz.

Direccionamiento:

Directo.



Ejemplo:

LD (BD04), IY

Antes:

Después:

D204

CODIGO





LD A, (BC)

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento: Banderas:

Ejemplo:




LD A, (BC) pués: Función: D204 Fermato: Descripción: Fuio de datos: Tiempo:

Carga el acumulador a partir de la posición de memoria indirectamente direccionada por el par de registros BC.

 $A \leftarrow (BC)$ 0 0 0 0 1 0 1 0 OA

El contenido de la posición de memoria direccionada por el contenido del par de registros BC se carga en el acumulador.



2 ciclos M; 7 estados T; 3.5 µseg. @ 2 MHz.

Direccionamiento:

Indirecto.

Randerasa

(efecto nulo)

Ejemplo:

LD A, (BC) Antes:

Después:







LD A, (DE)

Carga el acumulador a partir de la posición de memora intrectamente direccionada por el par de registros DE.

Función:

 $A \leftarrow (DE)$

LD A, I

Formato:

0 0 0 1 1 0 1 0 1A

Fermato:

Descripción:

El contenido de la posición de memoria direccionada par e contenido del par de registros DE se carga en el acumulate

Descripción: Fluios de datos:

Flujo de datos:



Tiempo:

2 ciclos M; 7 estados T; 3.5 μseg @ 2 MHz.

Direccionamiento: Banderas:

S Z H F/V N C (efecto nulo)

Eiemplo:

LD A.(DE)

6051

Indirecto.

Antes:









Tiempo:

Direccionamiento:

Banderas:

Ejemplo:



posición de memoria indir de registros DE

emoria direccionada por II se carga en el acumulador. LD A, I

Carga el acumulador a partir del registro vector de interrupciones I.

Fusción:

 $A \leftarrow I$

Formato:

1 1 0 1 1 0 1 byte 1; ED

byte 2: 57

Descripción:

El contenido del registro vector de interrupciones 1 se carga en



Finjos de datos:

@ 2 MHz.

uės:

6051

Tiempo: Banderas:

2 ciclos M; 9 estados T; 4.5 μseg @ 2 MHz. Direccionamiento:

el acumulador

Implicito.



activa según el contenido de IFF2.

Ejemplo:

LD A.I Antes:

Después:



LD I.A

Carga el registro vector de interrupciones 1 a partir del am-

ID A.R

Función:

 $I \leftarrow A$

byte 1: ED

Función: Enrmato:

Formato:

byte 2: 47

Descripción:

Descripción:

El contenido del acumulador se carga en el registro vectorà interrupciones.

Flujo de datos:

Flujo de datos:



2 ciclos M; 9 estados T; 4.5 µseg @ 2 MHz.

Tiempo: Direccionamiento:

Implicito.

Banderas:

(efecto nulo)

Ejemplo:

IDIA

Antes:

Después:

A 06 | 00

Banderas:

Tiempo:

Direccionamiento:

Eiemplo:



upciones I a partir del acumu-

LD A, R

Carga el acumulador il partir del registro de refresco de memoria R.

Función:

A ← R

Formato:

byte 1: ED

carga en el registro vector de

El contenido del registro de rel

Fino de datos:

El contenido del registro de refresco de memoria se carga en el acumulador.



: ED

: 47

Descripción: Firjo de dato



Tiempo:

2 ciclos M; 9 estados T; 4.5 μseg @ 2 MHz.

Direccionamiento: Banderas: Implicito.

ulo)

5 Z H P/V N C

tpués:

Se carga con el contenido de IFF2.











LD HL, (nn)

Carga el registro HL a partir de la posición de memoriado: cionada por nn.

Ejemplo:

Función:

 $L \leftarrow (nn); H \leftarrow (nn + 1)$

Formato:

1 0 1 0 1 0 1 0 byte 1: 2A


byte 2: dirección, byte inferior

byte 3: dirección, byte superior

Descripción:

El contenido de la posición de memoria direccionada par posiciones de memoria que siguen al codigo de operatecargan en el registro L. El contenido de la posición de mensiguiente a la anterior se carga en el registro H. El byte infe de la dirección nn aparece justo después del código de que ción. 2A 24 00 CUDIGO OBJETO

Flujo de datos:



Tiempo:

5 ciclos M; 16 estados T; 8 μseg @ 2 MHz.

Direccionamiento:

Directo.

Banderas:

(efecto nulo)

posición de memoria direc-

Ejemplo:

DEHODS

LD HL, (0024) Antes:

dirección, byte inferior

dirección, byte superior

H 0885

Después:







moria direccionada por las al código de operacón se o de la posición de memoria registro H. El byte inferior spués del código de opera-



2 MHz.

0)

LD IX, nn

Carga el registro IX con el dato inmediato on.

LD IX, (nn)

Función:

IX ← nn

Función:

Formato:

DD byte I: DD

Formato:

0 0 1 0

byte 2: 21 byte 3: dato immediato, byte isless


byte 4: dato inmediato, byte super-

Descripción:

El contenido de la posición de memoria que sigue al códigos operación se carga en el registro IX. El byte inferior apare justo después del código de operación.

Descripción:

Flujo de datos:



Fluio de datos:

Tiemno:

4 ciclos M; 14 estados T; 7 μseg @ 2 MHz.

Direccionamiento:

S 2 H P/V N C (efecto nulo)

Banderas:

LD IX, BOB1

Inmediato.

:x [

Tiempo:

Ejemplo:

Antes: Después:

DO 21 91 90 CODIGO OBJETO

300F

Direccionamiento:

Banderas:

312

inmediato no

DD

ción.

LD IX, (nn)

Carga el registro IX u partir de las posiciones de memoria direcciondas por nn.

dato inmediato, byte inferior

lato inmediato, byte superior

noria que sigue al código de IX. El byte inferior aparece

Fusción: Formato: $IX_{int} \leftarrow (nn); IX_{non} \leftarrow (nn + 1)$

byte 1: DD

byte 2: 2A

byte 3: dirección, byte inferior

byte 4: dirección, byte superior

Descripción:


El contenido de la posición de memoria direccionada por las posiciones de memoria que siguen al código de operación se carga en el byte inferior del registro IX. El contenido de la posición de memoria que sigue a la anterior se carga en el byte superior de IX. El byte inferior de la dirección nn aparece justo después del código de operación.



@ 2 MHz.

(olu

pués: SESS ACRE Ficio de datos:



Tiempo:

6 ciclos M: 20 estados T: 10 useg @ 2 MHz.

Directions miento:

Directo.

(efecto nulo)



LD IX.(010B)

Antes:

Después:

1X

FF46 (X \$200)

DD 2A 08 01 CODIGO GBJ6TO





LD IY, nn

Función: Fermato:

Descripción:

Flujo de datos:

Tiempo: Direccionamiento:

Banderas:

Ejemplo:



LD IY, nn Carga el registro IY con el dato inmediato nn. Función: IV ← nn Formato: byte 1: FD byte 2: 21 byte 3: dato inmediato, byte inferior byte 4: dato inmediato, byte superior Descripción: El contenido de la posición de memoria que sigue al código de operación se carga en el registro IY. El byte inferior aparece justo después del código de operación. Fhio de datos: Tiesno: 4 ciclos M; 14 estados T; 7 μseg @ 2 MHz. Direccionamiento: Inmediato. Bunderas: (efecto nulo)

Después:

IY 20021

LD 1Y. 21

Antes:

Ejemplo:

pues:



LD IY, (nn)

Carga el registro IY a partir de la posición de memoria diacionada por nn.

Ejemplo:

500E

Función:

 $IY_{inf}(nn); IY_{nam} \leftarrow (nn + 1)$

Formato:

		_	_	_	_	_			
1111	1	1	1	1	0	1	byte	l;	FD

0 0 1 0 1 0 1 0 byte 2: 2A


byte 3: dirección, byte inferior

byte 4: dirección, byte superior

Descripción:

El contenido de la posición de memoria direccionada por la posiciones de memoria que siguen al código de operación carga en el byte inferior del registro IV. El contendo de la posición de memoria que sigue a la anterior se carga ca dipi superior del registro IV. El byte inferior de la dirección a aparece justo después del código de operación.

Flujo de datos:



Tiempo:

6 ciclos M; 20 estados T; 10 µseg @ 2 MHz.

Direccionamiento:

Directo.

Banderas:

S Z H P/V N C (efecto nulo)

316

posición de memoria direc-

Ejemplo:

LD IY. (500D)

2A

dirección, byte inferior

moria direccionada por las al código de operación se ro IY. El contenido de la

dirección, byte superior anterior se carga en el byte inferior de la dirección na le operación.




Antes:

Después:



5000 5008



@ 2 MHz.

LD R.A

Carga el registro de refresco de memoria R a partir del atm lador

Función: Formato: $R \leftarrow A$

byte 1: ED

byte 2: 4F

Descripción:

El contenido del acumulador se carga en el registro de refino de memoria.

Fluio de datos:



Tiempo: Banderas: 2 ciclos M; 9 estados T; 4.5 μseg @ 2 MHz.

Direccionamiento:

(efecto nulo)

Eiemplo:

LD R.A Antes:

Implicito.

Después:







LD SP, HL

Función: Formato:

Descripción:


Flujo de datos:

Tiempo:

Direccionamiento: Banderas:

Ejemplo:





LD SP. IX

Carga el puntero de la pila a partir del registro IX.

LD SP. IY

Función: Formato: $SP \leftarrow IX$

byte 1: DD

1 1 1 1 0 0 1 byte 2: F9 Función: Formato:

Descripción:

Descripción: Fluio de datos: El contenido del registro IX se carga en el puntero de la pli



Fluio de datos:

Tiempo:

2 ciclos M; 10 estados T; 5 µseg @ 2 MHz.

Direccionamiento: Randeras:

S Z H P/V N C (efecto nuio) Tiempo: Direccionamiento:

Banderas:

Ejemplo:

LD SP. IX

Implicito.

Después:







artir del registro IX. LD SP, IY Carga el puntero de la pila a partir del registro IY. Fusción: $SP \leftarrow IY$ Fermato: byte 1: FD F9 byte 2: F9 rga en el puntero de la pila. Descripción: El contenido del registro IY se carga en el puntero de la pila. Flujo # datos: @ 2 MHz. Tamoo: 2 ciclos M; 10 estados T; 5 μseg @ 2 MHz. Direccionamiento: Implicito. Bioderas: ulo) (efecto nulo) Ejemplo: LD SP, IY pués: Antes: Después: 0902 09A8

6004

SP 09A8

LDD

Carga de bloque con decremento.

Eiemplo:

CODIGO

Función:

 $(DE) \leftarrow (HL); DE \leftarrow DE - 1; HL \leftarrow HL - 1; BC \leftarrow BC - 1$


Formato:

1 1 1 0 1 1 0 1 byte 1: ED

Descripción:

El contenido de la posición de memoria direccionada por Illas carga en la posición de memoria direccionada por DE. A ominuación se decrementan BC, DE y HL.

Flujo de datos:



Tiempo:

4 ciclos M: 16 estados T; 8 μseg @ 2 MHz.

Direccionamiento:

Indirecto.





LDD

Antes:

Después:





oria direccionada por HL se reccionada por DE, A contiy HL.

← HL - 1; BC ← BC - 1

ED

48







@ 2 MHz.

DATO

BC = 0 tras la ejecución; caso contrario.

LDDR

Carga de bloque con decremento repetida.

Eiemplo:

Función:

 $(DE) \leftarrow (HL); DE \leftarrow DE - 1; HL \leftarrow HL - 1;$ $BC \leftarrow BC - 1; repetir hasta que BC = 0$

Formato:

1 1 1 0 1 1 0 1 byte 1: ED

Descripción:

El contenido de la posición de memoria direccionada por BL acarga en la posición de memoria direccionada por DE A use muación se decrementan DE, HL y BC. Si BC + 0, el contid del programa se decrementa en 2, y la instrucción webt ejecutarse.


ED E8 CODIGO OBJETO

0680

068

0682

Flujo de datos:



Tiempo:

BC = 0: 5 ciclos M; 21 estados T; 10.5 µseg @ 2 MHz. BC = 0: 4 ciclos M; 16 estados T; 8 µseg @ 2 MHz.

Direccionamiento:

Indirecto.

Banderas:

S Z H P/V N C

repetida.

ED B8

DATO

DATE

Ejemplo:

LDDR

← HL - 1; BC = 0 Antes:

Después:





noria direccionada por HL se ireccionada por DE. A conti-BC. Si BC \(\neq 0\), el contador 2, y la instrucción yuelve a











; 10.5 µseg @ 2 MHz. ; 8 µseg @ 2 MHz. LDI

Carga de bloque con incremento.

Eiemplo:

Función:

 $(DE) \leftarrow (HL); DE \leftarrow DE + 1; HL \leftarrow HL + 1; BC \leftarrow BC - 1$

Formato:

1 1 1 0 1 1 0 1 byte 1: ED

1 0 1 0 0 0 8 0


Descripción:

El contenido de la posición de memoria direccionada por El e carga en la posición de memoria direccionada por DE A ese nuación se incrementan DE y HL y se decrementa el prá resistros BC.

byte 2: A0



Flujo de datos:



Tiempo:

4 ciclos M; 16 estados T; II μseg III 2 MHz.

Direccionamiento:

Indirecto.













si BC = 0 tras la ejecución; en caso contrario. LDIR

Carga de bloque con incremento repetida.

Ejemplo:

Función:

 $(DE) \leftarrow (HL)$; $DE \leftarrow DE + 1$; $HL \leftarrow HL + 1$; $BC \leftarrow BC - 1$; repetir hasta que BC = 0

Formato:

ì	1	7	0	1	1	0	1	byte	1:	EI
1	0	1	1	0	0	0	0	byte	2:	BO


Descripción:

El contenido de la posición de memoria direccionada por Bécarga en la posición de memoria direccionada por Dé. Acm nuación se incrementan DE y HL y se decrementa RC BC ± 0, el contador del programa se decrementa en 2 y instrucción vuelve a ejecutarse.



4A05

Flujo de datos:



Tiempo:

Si BC = 0: 5 ciclos M; 21 estados T; 10.5 µseg @ 2 MHz Si BC = 0: 4 ciclos M; 16 estados T; 8 µseg @ 2 MHz

Direccionamiento:

Indirecto.

٠.	4	 М.	V/V	N	_C_
		0	0	0	
					_

repetida.

Ejemplo:

LDIR

L ← HL + 1: BC = 0

ED

BO

moria direccionada por HL se direccionada por DE. A conti-HL y se decrementa BC. Si na se decrementa en 2, y la

Antes:

Después:











s T; 10.5 μseg @ 2 MHz. s T; 8 μseg @ 2 MHz.

LD r, (HL)

Carga el registro r indirecto a partir de la posición de menos (HL).

NEG

Función: Formato: $r \leftarrow (HL)$

Función: Formato:

Descripción:

El contenido de la posición de memoria direccionada por HLs carga en el registro especificado; r puede ser:

D - 010

E - 011 A - 111B - 000H = 100C - 001

I. - 101

Flujo de datos:



Descripción: Flujo de datos:

Tiempo:

2 ciclos M; 7 estados T; 3.5 µseg @ 2 MHz.

Direccionamiento:

Indirecto.

Códigos byte:



Tiempo: Direccionamiento:

Randeras:

Banderas: Eiemplo:

LD D, (HL)

Antes:



(efecto nulo)





Ejemplo:

56 CODIGO





rtir de la posición de memoria NEG Negativiza el acumulador. Facción: $A \leftarrow 0 - A$ Exmato: byte 1: ED moria direccionada por HL se byte 2: 44 r puede ser: E = 011H - 100Descripción: El contenido del acumulador se resta de cero (en complemento L = 101a dos), y el resultado vuelve a almacenarse en el acumulador. Hujo de datos: R@ 2 MHz Tiempo: 2 ciclos M; 8 estados T; 4 useg @ 2 MHz. Direccionamiento: Implicito. Bardeens: nulo) C se activa a 1 m A era 0 antes de la instrucción. P se activa n 1 si A era 80H. spués: Ejemplo: NEG Después: Antes:

NOP

No opera.

Función:

Retardo.

Formato:

0 0 0 0 0 0 0 0 0

Descripción:

No ocurre nada durante un ciclo M.

Flujo de datos:

a No act

Tiempo:

1 ciclo M; 4 estados T; 2 µseg @ 2 MHz.

Direccionamiente: Implicito.

Banderas:

Z H P/V N C (efecto nulo)

OR s

Función: Formato:

- (

IA T

(IY +

Descripción:

Flajo de datos:

OR s O lógica al acumulador y el operando s.

Finción: A ← A ∨ s

Firmate: s puede ser r, n, (HL), (IX + d) o (IY + d).

n 1 1 1 1 0 1 1 0 byte 1; F6

byte 2: dato inmediato

(IX + d) | | | 0 | | | | byte 1: DD

1 0 1 1 1 1 1 0 byte 2: B6

byte 3: valor del desplazamiento

(1Y + d) 1 1 1 1 1 1 1 1 1 byte 1: FD

byte 3; valor del desplazamiento


r puede ser: A - 111 E - 011

B - 000 H - 100 C - 001 L - 101

El acumulador y el operando especificado se someten a la operación O lógica, y el resultado se almacena en el acumulador; s se define en la descripción de instrucciones ADD simila-

res.
Pujo de datos:

Descripción:



ž 2 MHz.

ulo)

Tiempo:

5	Cielos M	Estados T	giseg @ 2 MH:	
r	1	4	4	
n	2	7	3.5	
	2	7	3.5	
(HL) (IX + d)	5	19	3.5 9.5 9.5	
(IY + d)	5	19	9.5	

Direccionamiento:

r: implicito; n: immediato; (HL); indirecto; (IX + d), (IY+d) indexado.

T: A B C O E H L

Códigos byte: Banderas:

\$ Z H @VN C

Flujo de datos:

Descripción:

OTDR

Función: Formato:

Ejemplo:

OR B

OR F

Después:



A 06 8 89



Tiempo:

Direccionamiento:

stados T	@ 2 MHz
4	4
7	3.5
7	3.5
19	9.5
19	9.5

directo; (IX + d), (IY + d):



ttés:

OTDR Salida de bloque con decremento.

$$(C) \leftarrow (HL)$$
; $B \leftarrow B - 1$; $HL \leftarrow HL - 1$; repetir hasta que $B = 0$.


byte 2: BB

El contenido de la posición de memoria direccionada por el par de registros HL se lleva a la salida del dispositivo periférico direccionado por el contenido del registro C. Tanto el registro B como el par HL se decrementan. Si II + 0, el contador del programa se decrementa en 2, y la instrucción vuelve a ejecutarse. C proporciona los bits A0 a A7 del bus de direcciones; B proporciona, tras decremento, los bits A8 a A15.

Fluio de datos:

Foorión: Formato:

Descripción:



Tiempo:

Bunderes:

B = 0: 4 ciclos M; 16 estados T; 8 μseg @ 2 MHz. B ≠ 0: 5 ciclos M; 21 estados T; 10.5 μseg @ 2 MHz.

Directionamiento:

Externo.



CODIGO

OTDR

Antes:



E5 C 0051 PUERTO



65 C





Formato:

Función:

OTIR

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:



OTIR Salida de bloque con incremento.

Function: (C) \leftarrow (HL); B \leftarrow B - 1; HL \leftarrow HL + 1; repetir hasta que B = 0

Fernato:

byte 1: ED

Descripción:

El contenido de la posición de memoria direccionada por el par de registros HL se lleva a la salida del dispositivo periférico

Tecnissiono de si possentir de inclinità directionizza pir el para de registros H sue lleva a la salida del dispositivo periferiro de la companio del consistenza del consistenza del consistenza del decrementa y el par HL se incrementa. Si al el distornado del programa se decrementa en 2. y la instrucción vuelto a ejecutarse. C proporciona los bits A0 a A7; B proporciona, tras decremento, los bits A8 a A15.

Flujo de datos:


Banderas:



| B = 0: 4 ciclos M; 16 estados T; 8 μseg @ 2 MHz. | B ≠ 0: 5 ciclos M: 21 estados T: 10.5 μseg @ 2 MHz.

Direccionamiento: Externo.

5 Z H P/V N C



OUT (C), r

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Banderas:

Códigos byte: Ejemplo:





OUT (C), r Salida del registro r al puerto C.

Función: (C) ← r

0 1 - 1 - 0 0 1 byte 1: EI

El contenido del registro especificado se lleva al dispositivo periférico direccionado por el contenido del registro C; r puede ser:

> A - 111 E - 011 B - 000 H - 100 C - 001 L - 101 D - 010

El registro C proporciona los bits A0 a A7 del bus de direcciones; el registro B proporciona los bits A8 a A15.

Phijo de datos:

Banderas:

Descrinción:



Tiempo: 3 ciclos M; 12 estados T; 6 μseg @ 2 MHz.

Direccionamiento: Externo.

S Z H P/V N C (efecto nulo)

Ejemplo: OUT (C), B

OUT (N), A

Salida del acumulador al puerto N.

OUTD

Función:

 $(N) \leftarrow A$

byte 1: D3

Función: Formato:

Formato:

byte 2: dirección puerto

Descripción:

El contenido del acumulador se lleva al dispositivo periferito reccionado por el contenido de la posición de memoria que sga al código de operación.

Descripción:

Flujo de datos:



Flujo de datos:

Tiempo:

Tiempo: Direccionamiento: 3 ciclos M; 11 estados T; 5.5 µseg @ 2 MHz.

Externo.

(efecto nulo)

Banderas: Eiemplo:

OUT (0A), A

Después:

Antes:

Banderas: Ejemplo:

Direccionamiento:





OUTD

Salida con decremento.

Función: Formato: $(C) \leftarrow (HL)$: $BC \leftarrow B - 1$: $HL \leftarrow HL - 1$

lirección puerto

ulo)

oues.

51 PUERTO

byte 1: ED

byte 2: AB

a al dispositivo periférico disición de memoria que sigue Descrinción:

El contenido de la posición de memoria direccionada por el par de registros HL se lleva al dispositivo periférico direccionado por el contenido del registro C. El registro B y el par HL se decrementan. C proporciona los bits A0 a A7 del bus de direcciones; B proporciona, tras decremento, los bits A8 a A15.







Tiempo:

4 ciclos M; 16 estados T; 8 µseg @ 2 MHz.

Direccionamiento:

Externo.

Randeras:

Se activa a 1 si B = 0 tras la ejecución; en caso contrario se reinicia a 0.

Eiemolo:


OUTD Antes:

Después: 8 FREE 27 BB

229F PUERTO

BAAN PUERTO

2288



POP qq

Extrae de la pila el par de registros qq.

Fración:

 $qq_{inf} \leftarrow (SP); qq_{sup} \leftarrow (SP + 1); SP \leftarrow SP + 2$

Formato:

oria direccionada por el par-

o periférico direccionado por tro B se decrementa y el parlos bits A0 a A7 del bus de proporciona los A8 a A15.


Bescripción:

El contenido de la posición de memoria direccionada por el puntero de la pila se carga en el byte inferior del par de registros especificado, y a continuación se incrementa el puntero. El contenido de la posición de memoria que ahora direcciona el puntero se carga en el byte superior del par de registros, y el puntero vuelve a incrementarse; qq puede ser:



A3

Paio de datos:



ués:

a l si B=0 tras la ejecución; contrario se reinicia a 0.

> Tiempo: Direccionamiento:

3 ciclos M; 10 estados T; 5 μseg @ 2 MHz.

MA PUERTO

Códigos byte:

Indirecto.

Randeras:

(efecto nulo)





Antes:

890A C

0158

Después:

gent c







POP IX

Función: Formato:

Descripción:

Flajo de datos:

Tiempo:

Direccionamiento:

pués:

POP IX Extrae de la pila el registro IX.

Función: $IX_{inf} \leftarrow (SP); IX_{sup} \leftarrow (SP + 1); SP \leftarrow SP + 2$

byte 1: DD

byte 2: E1

El contenido de la posición de memoria direccionada por el Descripción:

puntero de la pila se carga en el byte inferior del registro IX, y se incrementa el puntero. El contenido de la posición de memoria que ahora direcciona el puntero se carga en el byte superior del registro IX, y el puntero vuelve a incrementarse,

Elrjo de datos:

Formato:



Tiempo:

4 ciclos M; 14 estados T; 7 μseg @ 2 MHz.

Directoramiento:

Indirecto

Renderas:

(efecto nulo)

Ejemplo:

POP IX

Antes:

Después:

1X 0001

IX 5435

CODIGO





POP IY

Función: Formato:

Descripción:

Flujo de datos:

Tiempo: Direccionamiento:

POP IY

Extrae de la pila el registro IY.

.

spués:

Fincise: $IY_{inf} \leftarrow (SP); IY_{sup} \leftarrow (SP + 1); SP \leftarrow SP + 2$

Farmato:

byte 1: FD


1 1 1 0 0 0 0 1 byt

byte 2: E1

Descripción:

El contenido de la posición de memoria direccionada por el puntero de la piía se carga en el byte de orden inferior del registro IV, y a continuación se incrementa el puntero. El contenido de la posición de memoria que ahora direcciona el puntero se carga en el byte superior del registro IV, y el puntero vuelve a incrementarse.

Flujo de datos:



Tiempo:

4 ciclos M; 14 estados T; 7 μseg @ 2 MHz.

Direccionamiento:

Indirecto.

Banderas:

S Z H P/V N C (efecto nulo)

Ejemplo:

POP IY

Antes:

032A

3004

Después:

M 27 - 58 2 1 1

9 300 300 775

FD EI CODIGO OBJETO



PUSH qq

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Códigos byte:

soues:

PUSH qq

Introduce el par de registros qu en la pila.

Función:

 $(SP - 1) \leftarrow qq_{max}; (SP - 2) \leftarrow qq_{inf}; SP \leftarrow SP - 2$

Fermato:


Descripción:

Se decrementa el puntero de la pila, y a continuación se carga el contenido del byte superior del par de registros especificado en la posición de memoria direccionada por el puntero de la pila. Este vuelve a decrementarse, y se carga el byte inferior del par de registros en la posición direccionada ahora por el puntero: qu nucde ser:

HL - 10

AF - 11

Floio de datos:



Tiempo:

3 ciclos M; 11 estados T; 6.5 µseg @ 2 MHz.

Directionamiento:

Indirecto

Cidigos byte:

Banderas:

(efecto nulo)

Ejemplo:

CODIGO

PUSH DE

Antes:

50

COAF

0080

0081 OF

GACG E

Después:

COAF

0000

0081

GA03

SP 100A/1

Función:

Formato:

PUSH IX

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Banderas:

350

pués:

GA03

PUSH IX

Introduce IX en la pila.

Función:

$$(SP - 1) \leftarrow IX_{esc}$$
; $(SP - 2) \leftarrow IX_{inf}$; $SP \leftarrow SP - 2$

Formutor


byte 1: DD

byte 2: E5

Descripción:

Se decrementa el puntero de la pila y se carga el byte superior del registro IX en la posición de memoria direccionada por el puntero. Este vuelve a decrementarse, y el byte inferior de IX se carga en la posición de memoria direccionada ahora por el puntero.

Flujo de datos:



Tiempo:

4 ciclos M: 15 estados T: 7.5 useg @ 2 MHz.

Direccionamiento:

Indirecto.

Randeras:





CODIGO

PUSH IX

Antes:

Después:

8442 0096

0442 1094

0094 0095





PUSH IY

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

PUSH IY

Introduce IY en la pila.

04A2

spues:

Función:

 $(SP - 1) \leftarrow IY_{sep}; (SP - 2) \leftarrow IY_{lef}; SP \leftarrow SP - 2$

Fermato:

1 1 1 1 1 1 0 1 byte 1: FD


11100101

byte 2: E5

Descripción:

Se decrementa el puntero de la pila y se carga el byte superior del registro IV en la posición de memoria direccionada por el puntero. Este vuelve a decrementarse, y el byte inferior de IV se carga en la posición de memoria direccionada ahora por el puntero.

Flajo de datos:



Tempe:

3 ciclos M; 15 estados T; 7.5 μseg @ 2 MHz.

Direccionamiento:

Indirecto





FD

CODIGO

PUSH IY

Antes:

Después:

17 908F SP \$3084

\$9 0000





RES b, s

Función: Formato:

(HL)

(IX + d)

(IY + d)

Formato:

pués:

Función: $s_L \leftarrow 0$

byte 1: CB byte 2

(HL) byte 1: CB byte 2

(IX + d)byte 1: DD byte 2: CB

byte 3: valor del desplazamiento byte 4

(IY + d)byte 1: FD

byte 2: CB byte 3: valor del desplazamiento

3 - 011

byte 4

b puede ser:

0 - 0004 - 1001 - 0015 - 1012 - 0106 - 110

r puede ser:

A - 111 E - 011B - 000H - 100C - 001L - 101D - 010

Bescripción:

El bit especificado de la posición determinada por u se pone u 0; s se define en la descripción de instrucciones BIT similares.



Tiempo:

5	Ciclos M	Estados T	ω μsεy ω 2 MH:
r	2	8	4
(HL)	4	15	7.5
(HL) (IX + d)	6	23	11.5
(IY + d)	6	23	11.5

Direccionamiento:

r: implicito; (HL): indirecto; (IX + d), (IY + d): indexada

Códigos byte:

RES b.r

	b-							
СВ-	0	87	80	81	Е	83	111	ш
	3	BF	88	89	88	88	ac.	80
	2	97	90	91	92	93	94	=
	3	9F	98	99	9A	98	90	90
	4	A7	A0	Al	A2	A3	A4	A5
	5	AF	AB	A9	AA	AB	AC	AD
	6	87	80	51	IN	83	84	8.5
	_	200	20	-00	9.4	20	ac.	ph

RES b,(HL) RES b,(IX + d) RES b,(IY + d)

DDC8 - b: 0 1 2 3 4 5 6 7 80 86 96 96 A6 A6 86 8

Banderas:

s z n pyv n c (efecto nulo)



stados I	@ 2 MHz
8 15 23 23	7.5 11.5 11.5

d), (IY + d): indexado.

Ejemplo: RES 1, H

Antes:

Después:

H 40

RET

Retorno de subrutina.

RET cc

Función:

 $PC_{inf} \leftarrow (SP); PC_{sup} \leftarrow (SP + 1); SP \leftarrow SP + 2$

Función:

Formato:


1 1 0 0 1 0 0 1 09

Formato:

Descripción:

El contador del programa se extrae de la pila tal consi describe en las instrucciones POP. La siguiente instruccion toma de la posición señalada por el PC. Descripción:

Flujo de datos:



Flujo de datos:

Tiempo:

3 ciclos M; 10 estados T; 5 µseg (a 2 MHz.

Direccionamiento:

Indirecto.

(efecto nulo)

Banderas:

RET Antes:

Después:

PC 068+

PC \$20

CODIGO OBJITO





Direccionamiento: Códigos byte:

Tiempo:

Banderas:

358

RET cc

Retorno condicional de subrutina.

 $SP \leftarrow SP + 2$


Función: Exmuto: Si cc es verdadero: $PC_{inf} \leftarrow (SP)$; $PC_{sea} \leftarrow (SP + 1)$; $SP \leftarrow SP + 2$

1 1 - 1 - 0 0

tran de la pila tal como se La siguiente instrucción se el PC. Descripción: Si se satisface la

Si se satisface la condición, el contenido del contador del programa se extrae de la pila tal como se describe en las instrucciones POP. La siguiente instrucción se toma de la posición contenida en el PC. Si la condición no se satisface, la ejecución de instrucciones continúa en secuencia.

Flujo de datos:



ce puede ser:

Tiempo:

Condición satisfecha: 3 ciclos M; 11 estados T; 6.5 µseg @ 2 MHz.

Condición no satisfecha: 1 ciclo M: 5 estados T; 2.5 µseg @ 2

Direccionamiento:

MHz. Indirecto.

Códigos byte:

CC: NZ Z NC C P0 PE P M
CC C8 00 D8 ED E8 FD F8

3anderas:





@ 2 MHz.

pués:





RET NC

Antes:

Después:

60 PC [SP

8511

8511 8512 CODIGO

8511 8512 RETI

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Banderas:

spuės:

pues:

0183

85/3

RETI

Retorno de interrupción.

Fanción:

 $PC_{inf} \leftarrow (SP); PC_{sup} \leftarrow (SP + 1); SP \leftarrow SP + 2$

Formato:

1 1 1 0 1 1 0 1


byte 1: ED

byte 2: 4D

Discripción:

El contador del programa se extrae de la pila tal como se describe en las instrucciones POP. Los dispositivos periféricos Zilog reconocen esta instrucción como el final de una rutina de servicio a periférico para controlar adecuadamente las prioridades de interrupción internas. Para volver a habilitar las interrupciones es preciso ejecutar una instrucción El antes de RETI.

Flujo de datos:



Tiempo:

4 ciclos M; 14 estados T; 7 μseg @ 2 MHz.

Direccionamiento:

Indirecto.

Banderas:

S Z H P/V N C (efecto nulo)



RETN

Función: Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento:

Banderas:

RETN

Retorno de una interrupción no enmascarable.

espués:

Eurión:

 $PC_{int} \leftarrow (SP); PC_{sup} \leftarrow (SP + 1); SP \leftarrow SP + 2; IFF1 \leftarrow IFF2$


byte 1: ED

byte 2: 45

Descripción:

El contador del programa se extrae de la pila tal como se describe en las instrucciones POP. A continuación se copia en IFF1 el contenido de IFF2 (biestable de almacenamiento), para restaurar el estado de la bandera de interrupciones antes de una interrupción no enmascarable.

Phio III datos:



Бепро

4 ciclos M; 14 estados T; 7 μseg @ 2 MHz.

Distrignamiento:

Indirecto

Binderas:

(efecto nulo)



RETN



Después:









RLs

Función:

Formato:

(HL)

(1X + d)

(IY + d)

Descripción:

Flujo de datos:

RLs

Rotación a la izquierda del operando s a través del acarreo.

Función:

espués:

7--0-

Formato:

,			Đ	9	Ľ.	0		1	Dyte	1:	CB	
	0	0	0	ł	6	-	- ,	\exists	byte	2		
(HL)	1	2	0	0	1	0	1	1	byte	1:	CB	

0 0 0 1 0 1 7 0 byte 4: 16


A - 111 E - 011 B - 000 H - 100

C - 001 L - 101 D - 010

Descripción:

El contenido de la posición del operando especificado se desplaza un bit hacia la izquierda. El contenido de la bandera de acarreo se lleva al bit 0, y el del bit 7 a la mencionada bandera. El resultado final vuelve a almacenarse en la posición de partida; se define en la descripción de instrucciones RLC similares.

Fluio de datos:



Tiempo:

S	Ciclos M	Estados T	e 2 MH:
ī	2	8	4
(HL)	4	15	7.5
(IX + d)	6	23	11.5
(IY + d)	6	23	11.5

RLA

Función:

Formato:

Direccionamiento:

r: implicito; (HL): indirecto; (IX + d), (IY + d): indexade.

Códigos byte:

RL r

T: A B C D 8 H L Cb 17 10 11 12 13 14 15 Descripción:

Banderas:

5 Z H (E/V N C

C queda determinado por el bit 7 de la fuente.

Flujo de datos:

Ejemplo:

RL E Antes:

Después:







Tiempo:

Direccionamiento:

Banderas:

Ejemplo:



tados T	μseg @ 2 MHz
15 23	4 7.5 11.5
23	11.5

d), (IY + d): indexado.

RLA

Rotación a la izquierda del acumulador a través de la bandera de acarreo.

Función:




Formato:

Descripción:

El contenido del acumulador se desplaza un bit hacia la izquierda. El contenido de la bandera de acarreo pasa al bit 0, y el del bit 7 a la mencionada bandera (rotación de 9 bits).

Fhjo 📭 datos:



de la fuente.

97007

Tiempo:
Direcciona
Banderas:

i ciclo M; 4 estados T; 2 μseg @ 2 MHz.

Direccionarmiento:

Implicito.



C queda determinado por el bit 7 de A.

Ejemplo:

RLA Antes:

Después:







RLCA

Rotación a la izquierda del acumulador con copia al acama

RLC r

Función:



Función:

Formato:




Formato:

Descripción:

El contenido del acumulador se rota un bit hacia la izquielle. El contenido original del bit 7 se lleva a la bandera de acues y al bit 0.

Descripción:

Flujo de datos:



Flujo de datos:

Tiempo:

1 ciclo M; 4 estados T; 2 μ seg @ 2 MHz.

Direccionamiento:

Implicito.

Banderas:



C queda determinado por el bit 7 de A.

Tiempo:
Direccionamiento:
Códigos byte:

Eiemolo:

RLCA Antes:

Después:

A D6 100 F

CODIGO

Nota: Con excepción de las banderas, esta instrucción es idea ca a RLC A. Se ha incluido para garantizar la compañil dad con el 8080. Banderas:

368

ulador con copia al acarreo.

ta un bit hacia la izquierda. eva a la bandera de acarreo ALC r

Rotación a la izquierda del registro r con copia al acarreo.

Fusción:



Formato:

Descripción:


El contenido del registro especificado se rota a la izquierda. El contenido original del bit 7 se lleva a la bandera de acarreo y al bit 0; r puede ser:

D = 010

2 ciclos M; 8 estados T; 4 µseg @ 2 MHz.

L - 101

Fluin de datos:



2 MHz.

de A. Tiempo:

Implicito.

Direccionamiento: Códigos byte:



ués:

Banderas



C queda determinado por el bit 7 del registro fuente.

, esta instrucción es identigarantizar la compatibili-

Ejemplo:

RLC B

Antes:

Después:

56

RLC (HL)

Rot

El cor y do

Función:

Formato:

Descripción:

Flujo de datos:

Tiempo:

Direccionamiento: Banderas:

Ejemplo:

RLC (HL)

Rotación a la izquierda de la posición de memoria (HL) con copia al acarreo.

Fución:

spués:

7-4-0-4

Formator

Descripción:

El contenido de la posición de memoria direccionada por el contenido del par de registros (HL) se rota a la izquierda un bit. y el resultado vuelve a almacenarse en esa posición. El contenido del bit 7 se lleva a la bandera de acarreo y al bit 0.

Flujo de dates:



Tiempo:

4 ciclos M; 15 estados T; 7.5 μseg & 2 MHz.

Indirecto.

Directionamiento: Busderns:



C queda determinado por el bit 7 de la posición de memoria.

Ejemplo:

Antes: Después:



RLC (HL)





RLC (IX + d)

Rotación a la izquierda de la posición de memoria (IX + t) a copia al acarreo. Ejemplo:

Función:

Formato:

1 1 0 0 1 0 1 1 byte 2: CB

byte 3; valor del desplazamento


0 0 0 0 0 1 1 0 byte 4: 06



Descripción:

El contenido de la posición de memoria direccionada per contenido del registro IX más el valor del desplazamiento data rota a la izquierda, y el resultado vuelve a almacenarse el nama posición. El contenido del bit 7 se lleva a la bandera destreto y al bit 0.

Flujo de datos:



Tiempo:

6 ciclos M; 23 estados T; 11.5 μseg (= 2 MHz.

Direccionamiento:

Indexado

Banderas:



C queda determinado por el bit 7 de la posición de memoni

tión de memoria (IX + d) con Genplo:

RLC (IX + 1)

Antes:

Después:



(N DdB)







emoria direccionada por el or del desplazamiento dado se elve a almacenarse en la misse lleva a la bandera de aca-

valor del desplazamiento

DD CB



g @ 2 MHz.

e la posición de memoria.

RLC (IY + d)

Rotación a la izquierda de la posición de memoria (1) + 6/52 conia al acarreo.

Función:



Formato:



0 0 0 0 0 1 1 0 byte 4: 06

FO C8 02 06 CODIGO OBJETO


0022

Eiemplo:

Descripción:

El contenido de la posición de memoria direccionada yaé contenido del registro IY más el valor del desplazamiento daba rota a la izquierda, y el resultado vuelve a almacenarse en la tima posición. El contenido del bit 7 se lleva a la bandera de sa reco y al bit 0.

Fluio de datos:



Tiempo:

6 ciclos M; 23 estados T; 11.5 μseg @ 2 MHz.


Direccionamiento:

Indexado.

Banderas:



C queda determinado por el bit 7 de la posición de memora















emoria direccionada por el r del desplazamiento dado se alve a almacenarse en la misse lleva a la bandera de aca-

FD



@ 2 MHz

la posición de memoria.

RLD

Rotación decimal a la izquierda.

Ejemplo:

R

Función:



Formato:


				_					
ED	1:	byte	1	g	1	0		1	1
6F	2:	byte			1	0	1	1	0

Descripción:

Los 4 bits inferiores de la posición de memoria direccina por el contenido de HL se trasladan a los bits superiora de misma posición. Los 4 bits superiores pasan a ocupar du de los 4 inferiores del acumulador. A su vez, esos pasa coupar el lugar de los 4 bits inferiores de la posición de ano ría especificada originalmente. Todos estos movimientos secultan simuldiamentele.



Flujo de datos:



Tiempo:


5 ciclos M; 18 estados T; 9 µseg @ 2 MHz.

Direccionamiento:

Indirecto.

Banderas:





de memoria direccionada a los bits superiores de la s pasan a ocupar el lugar A su vez. éstos pasan a s de la posición de memoestos movimientos se eje-



2 MHz.

Función:

íΗ

Formato:

Γ	1	1	0	D	1	0		1	byte 1: CB
	0	0	٥			+-		-	byte 2
L)			0				1	1	byte 1: CB
	0	0	Q		2			0	byte 2: IE

(IX + d)byte 1: DD

 $\{IY + d\}$

byte 2: CB byte 3: valor del desplazamiento

byte 4: 1E byte I: FD

byte 4: 1E

byte 2: CB byte 3: valor del desplazamiente

r puede ser:

H - 100D - 010

Direccionamiento:

Códigos byte:

Randeras:

Ejemplo:

Descrinción:

El contenido de la posición determinada por el operando esp cificado se desplaza a la derecha. El contenido de la bando de acarreo pasa al bit 7, y el del bit 0 m la mencionada banden El resultado final vuelve a almacenarse en la posición de pari da: s se define en la descripción de instrucciones RLC similare

Fluio de datos:



vés del acarreo.

Гентро:

S	Ciclos M	Estados T	(a 2 MH:
r	2	8	4
(HL)	4	15	7.5
(IX + d)	6	23	11.5
(IY + d)	6	23	11.5

CB CB E DD

Direccionamiento:

r: implicito; (HL): indirecto; (IX + d). (IY + d): indexado.

Odigos byte:

RR r:

alor del desplazamiento

landeras: 5 Z

В

alor del desplazamiento

C queda determinado por el bit 0 del dato fuente.

Ejemplo:

RR H

Después:

- 011 - 100 - 101

H 68 d1 F





da por el operando especontenido de la bandera a la mencionada bandera, e en la posición de partiRRA Rotación a la derecha del acumulador a través del acamo RRC s Función: Función: Fermato: Formato: Descripción: El contenido del acumulador se desplaza un bit hacia la des-(HL) cha. El contenido de la bandera de acarreo pasa al bit 7.16 del bit 0 a la mencionada bandera (rotación de 9 bits). (IX + d)Fluio de datos: (IV + d)1 ciclo M; 4 estados T: 2 µseg @ 2 MHz. Tiempo: Direccionamiento: Implicito. Randeras: C queda determinado por el bit 0 de A. Ejemplo: RRA Descripción: Después: Antes: AV////SA///////////SA/////

> Nota: Esta instrucción es casi idéntica a RR A. Se incluye par garantizar la compatibilidad con el 8080.

Flujo de datos:

splaza un bit hacia la dere-

acarreo pasa al bit 7, y el (rotación de 9 bits).

RRC s soción:

emato:

5	puede	ser:	I,	(HL).	(IX	+	d),	(IY	+	d).	
---	-------	------	----	-------	-----	---	-----	-----	---	-----	--

	- 1	
r	1	1
	0	0
(HI)	1	1

byte 1: CB byte 2

byte 1: CB byte 2: 0E

r puede ser:

Descrioción:

El contenido de la posición determinada por el operando especificado se rota a la derecha, y el resultado vuelve u almacenarse en la misma posición. El contenido del bit 0 pasa a la bandera de acarreo y al bit 7; s se define en la descripción de instrucciones RLC similares.

2 MHz

de A

ués:

a a RR A. Se incluye para el 8080

Fluio de datos:



Tiempo:

S	Ciclos M	Estados T	6 2 MH
т.	2	8	4
(HL)	4	15	7.5
(IX + d)	6	23	11.5
(IY + d)	6	23	11.5

RRCA

Función:

Formato:

Direccionamiento:

r: implicito; (HL): indirecto: (IX + d), (IY + d): indexado.

Descripción:

Códigos byte: RRC r

A 8 C D E H L

Flujo de datos:

Banderas:



C queda determinado por el bit 0 del dato fuente.

Ejemplo:

RRC (HL)

Tiempo:
Direccionamiento:

Antes:

Después:



CB OE





Ejemplo:



stados T	μseg @ 2 MHz
8 15 23 23	7.5 11.5 11.5

RRCA

Rotación a la derecha del acumulador con copia al acarreo.

Función:

7 A C

Formato:


0 0 0 5 1 1 1 1

d), (IY + d): indexado.

Descripción:

El contenido del acumulador se rota un bit hacia la derecha. El contenido del bit 0 pasa a la bandera de acarreo y al bit 7.

Fujo de datos:



del dato fuente.

Tiempo:
Direccionamiento:

1 ciclo M; 4 estados T; 2 µseg @ 2 MHz.

Implicito.

Z H P/V N C

Banderas:

C queda determinado por el bit 0 de A.

Ejemplo:

RRCA Antes:

Después:







RRD

Rotación decimal a la derecha.

Ejemplo:

Función:



Formato:


1	ı	1	0			0	1	byte	l:	EI
a	1	1	0	0	1	1	t	byte	2:	67

Descripción:

Los 4 hits superiores de la posición de memoria direcesapor el contenido del par de registro HL pasan a coupar él up de los 4 inferiores de esa posición. Estos 4 hits inferiores pasa su vez, a ocupar el lugar de los 4 inferiores del acumulador: su vez, estos 4 se trasladan a llugar de los 4 superiores la possición de memoria especificada originalmente. Todos su movimientos se ejecultan simuldinamente.



Flujo de datos:



Tiempo:

5 cíclos M; 18 estados T; 9 $\mu seg \in 2$ MHz.

Direccionamiento:

Indirecto.

Banderas:

S Z H @V N C



HL pasan a ocupar el lugar Estos 4 bits inferiores pasan, inferiores del acumulador. A ar de los 4 superiores de la originalmente. Todos estos amente.

ón de memoria direccionada



@ 2 MHz.

ED

: 67

Función:

$$(SP - 1) \leftarrow PC_{sup}$$
; $(SP - 2) \leftarrow PC_{inf}$; $SP \leftarrow SP - 2$; $PC_{ap} \leftarrow P$

Formato:

Descripción:

El contenido del contador del programa se empuja en la plato como se describe en las instrucciones PUSH. El valor espacio do de p se carga en el PC, y la siguiente instrucción se tamá esta nueva dirección; p puede ser:

PF CODIGO OBJETO


0269

026A

0268

La instrucción ejecuta un salto a cualquiera de las ocho dos ciones de inicio de la memoria inferior, y sólo necesita un ba Puede utilizarse como respuesta rápida a una interrupción

Flujo de datos:



Tiempo:

3 ciclos M; 11 estados T; 5.5 µseg @ 2 MHz.

Direccionamiento:

Indirecto.

Códigos byte:

Noderas:

$$inf$$
: SP \leftarrow SP -2 ; PC $_{sup} \leftarrow 0$;

Ejemplo:

(efecto nulo)

RST 38H

Antes:

Después:

PC COMMISSION OF THE PARTY OF T

rama se empuja en la pila tal es PUSH. El valor especificauiente instrucción se toma de 20H - 100

ápida a una interrupción.

28H - 101 30H - 110

38H - 111 cualquiera de las ocho direcrior, y sólo necesita un byte,







SBC A.s

Resta con acarreo del acumulador y el operando especías: Tiempo:

Función:

$$A \leftarrow A - s - C$$

Formato:

s puede ser: r, n, (HL), (IX + d) o (IY + d)

hyte 1: DE

byte 2: dato inmediato

Direccionamiento:

(HL)

byte 1: 9E

Códigos byte:

3600

(IX + d)byte 1: DD 1 0 0 1 1 1 1 0

9E

Banderas: byte 3: valor del desplazamiento Eiemplo:

copido

(IY + d)

byte 1: FD

byte 2: 9E byte 3: valor del desplazamiento

r puede ser:

A - 111E = 011B - 000H - 100C - 0011. - 101D - 010

Descripción:

El operando especificado s, al que se suma el contenido de la bandera de acarreo, se resta del contenido del acumulador y d resultado se almacena en el acumulador; s se define to b descripción de instrucciones ADD similares.





or y el operando especificado.

Ciclos M Estados T a 2 MHz 4 (HL) (IX + d)19 9.5 (IY + d)19

r: implicito; n: inmediato; (HL): indirecto; (IX + d), (IY + d);

 $0 \circ (IY + d)$: dato inmediato

: DE

: 9E

: DD

(blicos byte:

Directionamiento:

indexado. SBC A, r

CABCDEHL

98 98 99 9A 98 9C 9D

SBC A.(HL)

valor del desplazamiento

FD

9E

Eksplo:

Baderas:

valor del desplazamiento

E - 011 H - 100

L - 101

intenido del acumulador y el mulador; s se define en la similares.





Antes: Después:





SBC HL, ss

Resta con acarreo de HL y el par de registros ss.

SCF

Función: Formato: $HL \leftarrow HL - ss - C$

Función: Formato:

Formate:

1 1 0 1 1 0 1 byte 1: ED

Descripción:


Descripción:

El contenido del par de registros especificado, al que a sum de la bandera de acarreo, se resta del contenido del par registros HL, y el resultado se almacena de nuevo an HLs puede ser:

Tiempo:
Direccionamiento:

BC - 00 HL - 10 DE - 01 SP - 11 Banderas:

Flujo de datos:



Tiempo: 4 ciclos M; 15 estados T; 7.5 µseg & 2 MHz.

Direccionamiento:

Implicito.

Códigos hyte:

S Z H P/② N C

H se activa m I si hay acarreo del bit 12. C se activa a I si hay acarreo.

Ejemplo: SBC HL. DE





390

par de registros ss.

10g/mit/s/ 33.

ED

especificado, al que se suma el sta del contenido del par de Imacena de nuevo en HL:

HL - 10 SP - 11



g @ 2 MHz.

l bit 12.

oues:



SCF

Fación: formato:

Biscripción:

Гепро:

l'inccionamiento:

Banderas:

101

Pone n 1 la bandera de acarreo.

C ← I


1 1 0 1 1 1 37

Se pone a 1 la bandera de acarreo.

1 ciclo M; 4 estados T; 2 μseg @ 2 MHz.

Implicito.

5 2	H	P/V	Ν	
	0		0	1



SI

b puede ser:

3 – 011 7 – 111

El bit especificado de la posición determinada por s se acias tijemplo:
1; s se define en la descripción de instrucciones BIT simba

0 - 000

1 - 0012 - 010

Descripción: Flujo de datos:



4 - 100

5 - 101

6 - 110

Ronderas:

do s.

1: CB

1: CB

l: DD

: CB : valor del desplazamiento

: CB

: valor del desplazamiento

E - 011 H - 100

L - 101

4 - 1005 - 101

6 - 110

leterminada por s se activa a instrucciones BIT similares.





S	
r (HL)	

μseg @ 2 MHz Ciclos M Estados T 4 4 $\{IX + d\}$ (IY + d)

l'reccionamiento:

lidigos byte:

r: implicito; (HL): indirecto; (IX + d), (IY + d): indexado.

SET b.r

b: "A 8 C D E H L E- 0 0 00 01 02 03 04 03 CF CB CP CA CB CC CD 2 D7 D0 D1 D2 D3 D4 D5 DF DR DP DA DB DC DD 4 E7 E0 E1 E2 E3 E4 E5 EF EB EP EA EB EC ED

SET b, (HL)

SET b. (IX + d) SET b_v(IY + d)



Staderes:

SET 7, A Antes:

(efecto nulo)

Después:

Función:

Formato:

r	5 1 0 0 1 0 5 byte 1: CB	
	0 0 1 0 0 + + byte 2	Direccionamiento:
(HL)	1 1 0 0 1 0 1 byte 1: CB	Códigos byte:
	0 0 1 0 0 1 1 0 byte 2: 26	
(1X + d)	1 1 0 1 1 1 0 1 byte 1: DD	
	1 1 0 0 1 0 1 1 bute 2: CB	

byte 3: valor del desplazament Banderas:

r puede ser:

D - 010

Descripción:

El contenido de la posición de memoria determinada par operando especificado se desplaza aritméticamente a la tape da, pasando el contenido del hir 7 a la bandera de acamintroduciendo un 0 en el bit 0. El resultado final vade almacenarse en la posición original; se define en la decipir de instrucciones RLC similares.



Flujo de datos:



zquierda	deì	operando s.	
----------	-----	-------------	--

Tiempo:

Coligos byte:

S	Ciclos M	Estados T	μseg (a 2 MHz
г	2	8	4
(HL)	4	15	7.5
(IX + d)	6	23	11.5
(IY + d)	6	23	11.5

: CB : 26

DD

CB

Discolonamiento: : CB

r: implícito; (HL): indirecto; (IX + d), (IY + d): indexado.

SLA r

C6 27 20 21 22 23 24 25

valor del desplazamiento 26

valor del desplazamiento

Banderas:

FD CB C queda determinado por el bit 7 del dato fuente.

Eiemplo: SLA (HL)

26

E - 011 H - 100 L - 101

temoria determinada por el aritméticamente a la izquier-a la bandera de acarreo e El resultado final vuelve a s se define en la descripción









SRA s

Desplazamiento aritmético a la derecha del operando s.

Tiempo:

Direccionamiento:

Función:

7 (-0)	D	- 0-
-	5	

Formato:

						1: CB
0	0	0	4		byte	2

byte 1: CB

(1X + d)

r puede ser:

(IY + d)

byte 2: 2E Códigos byte: byte 1: DD

byte 2: CB

byte 3: valor del desplazamiento byte 4: 2E

byte 1: FD byte 2: CB

byte 3: valor del desplazamiento

byte 4: 2E

D = 010

E = 011A - 11111 - 000H - 100C - 001 1 - 101

Randeras:

Eiemplo:

Descripción:

El contenido de la posición determinada por el operando espedel bit 0 se traslada a la bandera de acarreo y el del bil permanece invariable. El resultado final se almacena en la parción original: s se define en la descripción de instrucciones RIC similares.

Flujo de datos:



lerecha del operando a.

valor del desplazamiento

valor del desplazamiento

CB

CB

DD CB

2E

2E

FD

2E

E = 011H - 100L ~ 101

Гієтро:

μseg ω 2 MHz Ciclos M Estados T 4 8 (HL) (IX + d)(IY + d)

Direccionamiento:

r: implicito; (HL); indirecto; (IX + d), (IY + d); indexado.

Códigos byte: SRA r

CB- 2F 28 29 2A 26 2C 2D



Banderas:



C queda determinado por el bit 0 del dato fuente.

Ejemplo: SRA A

Antes:

Después:









Función: Formato:

r puede ser:

r 1 1 0 0 1 0 1 1 byte 1: CB

	0	D		h		-			byte	2		
(HL)	1		0	0	1	0	1		byte	1:	СВ	
	[a							101	hyte	7.	3F	

Direccionamiento:

Códigos byte:

...

Banderas:

Ejemplo:

C8 38

Descripción:

El contenido de la posición determinada por el operando en cificado se desplaza lógicamente a la derecha. Se introdux el cero en el bit 7, y el contenido del bit 0 pasa a la bandera de acarreo. El resultado final se almacena en la posición origal.

Flujo de datos:



cha de s.

CB

CB 3E DD

CB valor del desplazamiento

BE FD

CB valor del desplazamiento

E ~ 011

L - 101

AU

ada por el operando espea derecha. Se introduce un bit 0 pasa a la bandera de na en la posición original. Титро:

S	Ciclos M	Estados T	ω 2 MHz
T	2	8	4
(HL)	4	15	7.5
(IX + d)	6	23	11.5
(IY + d)	6	23	11.5

Direccionamiento:

Bunderas:

Ejemplo:

r: implicito; (HL): indirecto; (IX + d). (IY + d); indexado.

Cidigos byte: SRL r

C8 2F 38 39 3A 28 3C 3D

5 2

C queda determinado por el bit 0 del dato fuente,

SRL E

Antes:

Después:

02





SUB s

Resta del operando s del acumulador.

Tiempo:

Función: Formato: $A \leftarrow A - s$

s puede ser: τ , r, (HL), (IX + d) o (IY + d)

byte 1: D6

byte 2: dato inmediato

(HL) 96

(IX + d)byte 1: DD

byte 2: 96

byte 3: valor del desplazamiento (IY + d)byte 1: FD

byte 2: 96

byte 3: valor del desplazamiento

r puede ser:


A - 111 F = 011B - 000H - 100C = 001L - 101

D = 010

Descripción:

El operando especificado s se resta del acumulador, y el resolado se almacena en este. El operando s se define en la descrición de instrucciones ADD similares.

Fluio de datos:





Direccionamiento:

Códigos byte:

Randeres:

Eiemplo:



dor.

(IY + d)

)6

ato inmediato

DD

alor del desplazamiento

lor del desplazamiento

- 011 - 100

- 101

Тієтро:

2	Ciclos M	Estados T	μseg @ 2 MH:
r	1	4	2
n	2	7	3.5
(HL)	2	7	3.5
(IX + d)	5	19	9.5
(IX + d)	5	19	9.5

Direccionamiento:

Sanderas:

 $r\colon implicito; \ n\colon immediato; \ (HL): indirecto; \ (IX+d), \ (IY+d): indexado.$

Códigos byte: SUB r

77 90 91 92 93 94 95

5 Z H P⊗N

Ejemplo: SUB B

Antes:

Después:





l acumulador, y el resultase define en la descrip-





O exclusiva del acumulador y s.

Tiempo:

Direccionamiento:

Códigos byte:

Randeras:

Eiemplo:

Función: Formato: $A \leftarrow A \oplus s$

n puede ser: r. n. (HL). (IX + d). o (IY + d)

1 0 1 0 1 ----

1 1 1 0 1 1 1 0 byte 1: EE

byte 2: dato inmediato

(HL) 1 0 1 0 1 1 1 0 AE

(IX + d) 1 1 0 1 1 1 0 1 byte 1: DD

0 1 0 1 1 1 0 byte 2: AE

byte 3: valor del desplazamiente

(IY + d) 1 1 1 1 1 1 0 1 byte 1: FD

byte 2: AE

byte 3: valor del desplazamiento

r puede ser:

A - 111 E - 011 III - 000 H - 100 C - 001 L - 101



Descripción:

El acumulador y el operando especificado a se someten ala operación "O" exclusiva, y el resultado se almaceta en el asmulador; a se define en la descripción de instrucciones ADD similares.

Fluio de datos:



Tiempo:

Banderas:

Eiemplo:

$$o(IY + d)$$

EE

dato inmediato

Direccionamiento:

DD Cidigos byte:

AE

alor del desplazamiento

FD

alor del desplazamiento

E - 011

I - 100

\E

- 101

rificado s se someten a la ado se almacena en el acuión de instrucciones ADD



s	Ciclos M	Estados T	μseg a 2 MHz
г	1	4	2
n	2	7	3.5
(HL)	2	7	3.5 3.5
(IX + d)	5	19	9.5
(1Y + d)	5	19	9.5

r: implicito; n: inmediato; (HL): indirecto; (IX + d), (IY + d); indexado.

XOR r





XOR BIH

Antes:

Después:

A 37





direc

Introducción



Introducción

Veremes en este capitulo la teoria general del direccionamiento y las diversas técnicas desarrolladas para facilitar la recuperación de datos. Pasaremos a continuación a examitar los mecanismos de direccionamiento especificos del Z80, contrindonos en particular en sus ventajas y sus inconvenientes. En la tiltima parte dedicada a las aplicaciones se familiarizará al lector con los posibles intercambios entre diferentes técnicas de direccionamiento.

Como el 280 tiene varios registros de 16 bits, además del contador del programa, que sirven para especificar direcciones, es importante que el usurano del mismo conocuz los diversos modos de direccionamiento y, o na particular, el usu del registro de indice. En una primar fase puede presendirios de los procedimientos más complejos, pero hay que tener en ecortas que para desarrollar programas para este mierraprocesador son difesa orientes des sonales desarrollar programas para este mierraprocesador son difesa orientes describandos de la consenso y a estudiera so orientes disconables.

Modos de direccionamiento

Se llama direccionamiento a la especificación, dentro de az instrucción, de la posición del operando sobre el que actuall misma. Los modos de direccionamiento que vamos a estaba ahora se ilustran en la figura 5.1.

DIRECCIONAMIENTO IMPLICITO (O "POR REGISTRO)

Las instrucciones que operan exclusivamente con regus suclem utilizar el direccionnumiento implicito, como listar la figra 5.1. El nombre se debe a que la instrucción no costiera forma explicita la dirección del operando, sino que su códegna operación específica uno o más registros, por lo gestral escumulador y algún otro a otros. Dado que no hay mois registros internos (habitualmente ocho), esta técnica esig pos portes, de hecho, bastan tres bits otentro de la instrucción par sefalatr a uno de los ocho registros internos; por tanto, tin sefalatr con control los generals, codificarse telolinente and codo bits. Elto contacto los generals, codificarse telolinente ocho bits. Elto contacto los generals, codificarse telolinente ocho bits. Elto do so tres.

Veamos un ejemplo de instrucción implicita:

LD A.B

que especifica "transferir el contenido de B a A" (carga de A a partir de B).

DIRECCIONAMIENTO INMEDIATO

También se muestra en la figura 5.1. Al cédigo de operação de ocho bits sigue un literal (una constante) de 8 ó 16 bits En tipo de instrucción es necesario para, por ejemplo, carga u valor de 8 bits en un registro de 8 bits. Como el microprocador dispone de registros de 16 bits, será también nesma cargar literales de esa longitud. He aquí una instrucción insediata:

ADD A.0H

La segunda palabra de la instrucción contiene el literal Vi que se suma al acumulador. Figura 5.1 Modos de direccionami fundamentales. especificación, dentro de una ando sobre el que actuará la iento que vamos a estudiar

TO (O "POR REGISTRO")

schusvamente con registros phician. Como ilustra la figuinstrucción no contiene de
ando, sino que su código de
gistros, por lo general el
Dado que no hay muchos
ol. esta técnica extige poeso
ito de la instrucción para
internos; por tanto, lales
codificarse totalmente con
ja importante, porque una
sempre mais rapidalmente.


ón implicita:

de B a A" (carga de A a

TO

I. Al código de operación stante) de 8 ó 16 bits. Este , por ejemplo, cargar un ... Como el microprocesa-, será también necesario qui una instrucción inme-

ón contiene el literal "0",



DIRECCIONAMIENTO ABSOLUTO

Por lo general, hace referencia a la recuperación o al almaenamiento de datos de o en la memoria. Al código de operación sigue una dirección de 16 bits, de manera que esta forma de direccionamiento obliga a trabajar con instrucciones de tres bytes. Veamos un ejemplo:

LD (1234H), A

Especifica que debe almacenarse el contenido del acumulata en la posición hexadecimal de memoria "1234".

El inconveniente de esta forma de direccionamiento el mencionada obligación de trabajar con instrucciones de to bytes. Para mejorar la eficacia del microprocesador, se cuenta veces, con otro modo de direccionamiento llamado direccionmiento directo, que sólo necesita una palabra.

DIRECCIONAMIENTO DIRECTO (O "ABREVIADO")

En este modo, al código de operación sigue una direccióa 8 bits (también paperce en la figura 5.1). Tiene la vertiga éga equivide al direccionamiento absoluto, pero sólo con dos hys en lugar de tres. El inconveniente est que está limitado 1 la direcciones comprendidas entre 0 y 255 o entre – 125 + 111 direcciones comprendidas entre 0 y 255 o entre – 125 + 111 En el primer caso (Página cero?), se habla también de direcunamiento abreviado o direccionamiento de pigina 0. Cuados dispone de esta possibilidad, al direccionamiento absoluto e tlama, por contraste, direccionamiento ampinado. El interciona el 2017, se utilizar en las instrucciones de biburcación.

DIRECCIONAMIENTO RELATIVO

Las instrucciones de salto o bifurcación normal necesitar s bits para el código de operación más 16 bits para la direccióna la que debe saltar el programa. Como en el ejemplo antenio este modo tiene el inconveniente de que obliga a usar lucpalabras; por tanto, tres ciclos de memoria. El direccionamismo relativo se conforma con dos, y garantiza una bifurcación misrápida. La primera palabra es la especificación de la posición de salto, comprendida, por lo general, en la verificación que se efectua; la segunda es un desplazamiento, positivo a negatira, que permite a la instrucción avanzar hasta 127 posiciones (sixte bits) o retroceder hasta 128 (por lo general, de + 129 a - 126 porque el PC se habrá incrementado en 2). Como casi todos los bucles son breves, la mayor parte de ellos pueden contrelare por direccionamiento relativo, lo que mejora considerablemente la velocidad y la eficacia de tales subrutinas. Como ejemplo u hemos utilizado la instrucción JR NC, que especifica "saltar s no hay acarreo" a una posición situada a no más de 127 lutes de la instrucción de bifurcación (más exactamente, comprendida entre + 129 y - 126).

Figure 5.2 Direccionamiento (preindexa l contenido del acumulador toria "1234".

de direccionamiento es la con instrucciones de tres croprocesador, se cuenta, a niento llamado direccionana palabra.

(O "ABREVIADO")

tión sigue una dirección de 1). Tiene la ventaja de que 0, pero sólo con dos bytes s que está limitado a las 50 entre - 128 y + 12, habla también de direccioto de pigina 0. Cuando se to ampliado. El intervalo oucciones de bifurcación, y oucciones de bifurcación.

ación normal necesitan 8 6 bits para la dirección a en el cjemplo anterior. que obliga a usar tres oria. El direccionamiento iza una bifurcación más icación de la posición de n la verificación que se nto, positivo m negativo, ista 127 posiciones (siete eral, de + 129 a - 126. 2). Como casi todos los ellos pueden controlarse ejora considerablemente linas. Como cjemplo, ya que especifica "saltar si a no más de 127 bytes actamente, comprendida

Esta técnica tiene dos ventajas: mayor velocidad, debida al uso de menos bytes, y facilidad de redireccionamiento del programa, que no depende de direcciones absolutas.

DIRECCIONAMIENTO INDEXADO

Se emplea este modo para acceder en secuencia a todos los elementos de un bloque o de una tabla; demostraremos la técnica hacia el final de este capítulo con ayuda de algunos ejemplos. La instrucción específica una dirección para obtener la dirección definitiva. De esta forma, la dirección para obtener la dirección definitiva. De esta forma, la dirección puede ser el principio de una tabla situada en memoria, que se recorre en secuencia elemento tras elemento por medio del registro de indice inaturalmente, hacen falta instrucciones de incremento y decremento para dicho registro. En la préctica, el tamaño del registro de indice cel de la dirección n el del campo de desplazamiento suelen tener un límita.

PREINDEXACION Y POSTINDEXACION

La preindexación es la forma de indexación normal; en ella. la dirección final es la suma de un desplazamiento o dirección y del registro de indice. Se muestra en la figura 5.2, con un campo de desplazamiento de 8 bits y un registro de indice de 16 bits.




Figure 5.2 Discripnamiento (preindexa-

La postindexación considera el contenido del campo de desplazamiento como la dirección del desplazamiento real en lugar de como el desplazamiento propiamente dicho, como

ilustra la figura 5.3. En esta modalidad, la dirección final es suma del contenido del registro de indice y de la palata és memoria designada por el cumpo de desplazamiento. Esta tieta es, en realidad, una combinación de direccionamiento indirea que estudiaremos a continuación, y preindexación




Figura 5.3 Direccionamiento indexado imdirecto (postindexeción).

Figura 5.4 Direcclonamiento indirecto.

DIRECCIONAMIENTO INDIRECTO

Ya hemos visto que a veces dos subrutinas tiemen que me cambiar un gran volumen de datos almocandos un mensi. Todavia es más freuente que varios programas, o varia saletinas, necesiren acceso a un bloque de información comín fia protegor el cuerpo del programa es aconsgible que dicto ha que no se mantenga en una posición fija de memoria: en dese el tamaño del mismo puede aumentar o disminuir a lo largo di tiempo, por lo que debe residir en diversas zonas de la morria, según su volumen. En estas circunstancias no será pricio acceder al bloque mediante direccionamiento absoluto, puen habría que escribir el programa completo cada vez que cambis se de posición.


La solución está en situar la dirección de partida del beque en una posición fija de memoria. Es una solución similar a ha adaptada cuando varias personas necesitan tener acceso a una casa de la que sólo hay una llaye; esconder ésta debio del

ad, la dirección final es la índice y de la palabra de explazamiento. Esta técnica direccionamiento indirecto, preindexación.



Figure 5.4 Briccignamiento indirecto

isfipudo. Todos los usuarios saben lo que tiemen que hacer para dar con la lawe (miner bajo el feljudo) e on la dirección en la que se celebrará una reunión (este caso está más próximo al que nos cuepta. Por tanto, el direccionamiento indirecto utiliza habitualmente un código de operación al que sigue una dirección de 16 bias, que se utiliza para recuperar una palabra de la memoria. Será casi siempre una palabra de 16 bias (en nuestro caso, dos bytess, puesto que se trata de 5 bytes de la dirección capocificada A1 contienen "A2", que se interpreta como la verdadera dirección del dato al que se desea acceder.



El direccionamiento indirecto es particularmente útil en todas situaciones en que se emplean punteros, porque así las diversas áreas del programa pueden dirigirse a dichos punteros para acceder a una palabra o a un bloque de datos con comodidad y elganica. La dirección final también puede obteneras eshalando dentro de la instrucción un registro de 16 bits en el que esté contenida; esto se llama "registro indirectio".

COMBINACIONES DE MODOS

Las técnicas de direccionamiento que hemos visto pueden interpreta de direccionamiento completamente general debe ser posible trabajar en varios niveles; así, la dirección A2 podría interpretarse, a su vez, como una dirección indirecta, est.

TO abrutinas tienen que inter-

amiento absoluto, porque leto cada vez que cambiatión de partida del bloque una solución similar a la estian tener acceso a una esconder ésta debajo del

almacenados en memoria

rogramas, o varias subruinformación común. Para

consejable que dicho blo-

ija de memoria; en efecto.

o disminuir a lo largo del versas zonas de la memoistancias no sería práctico El direccionamiento indexado puede combinarse con daz so indirecto, lo que permite acceder rápidamente « la pulsas de un bloque de datos »i se sabe dónde está el pontro qu señala la dirección de partida (véase figura 5.2).

Una vez familiarizados con los modos de direccioneires habituales, estudiaremos los del Z80, que ofrece bastants pe bilidades. Hay que tener en cuenta que los microprocessiva debido a la limitación de la complejidad del µP, que la é estar contenida en una sola pastilla, suelen ofrecer tan silva pequeño subconjunto de las técnicas estudiadas.

Modos de direccionamiento del Z80

DIRECCIONAMIENTO IMPLICITO (Z80)

Sobre todo, se emplea en instrucciones de un byte que operan con registros internos. Estas instrucciones se ejeculará un solo ciclo de máquina.

Utilizan direccionamiento implicito (o "por registe"): LD r, r'; ADD A, r; ADC A,s; SUB s; SBC A,s; AND s; 08s; XOR s; CP s; INC r.

Zilog diferencia entre "direccionamiento por registro" y le reccionamiento implicito". Según este enfoque, el directammiento implicito se limita a las instrucciones que no tiene u campo específico para señalar a un registro interno, lo qui introduce, en realidad, un nuevo modo de direccionamien Estos, de hecho, no bastan para definir las posibilidades de u microprocessado.

DIRECCIONAMIENTO INMEDIATO (Z80)

Como el 280 dispone de registros de longitud simple 8 luy de pares de registros de longitud doble 116 listo, oferce de tipos de direccionamiento immediato con literales de 8 o c/L bis e instrucciones de dos o tres bytes. El segundo byte juveces, el tercero jonniene el código de operación seguido elveces, el tercero jonniene el código de operación seguido elconstante o literal que ha de cargarse en un registro o utilizar en una operación. Son excepciones LD IX y LD IY, que assetuan códigos de operación de 16 bits. ede combinarse con el accerápidamente a la palabra n dónde está el puntero que

se figura 5.2), modos de direccionamiento l, que ofrece bastantes posique los microprocesadores, dejidad del µP, que ha de suelen ofrecer tan sólo un se estudiadas.

(Z80)

(Z80)

ucciones de un byte que astrucciones se ejecutan en

cito (o "por registro"): ; SBC A,s; AND s; OR s;

niento por registro" y "die enfoque, el direccionacciones que no tienen un registro interno, lo que ado de direccionamiento, ir las posibilidades de un

TO (Z80)

le longitud simple (8 bits) oble (16 bits), ofrece dos on literales de 8 o de 16 ès. El segundo byte (y a operación seguido de la on un registro o utilizarse IX y LD IY, que necesiSon ejemplos de instrucciones que utilizan direccionamiento inmediato:

LD R. n (dos bytes).

LD dd.nn (tres bytes).

ADD A,n (dos bytes).

Cuando el literal tiene dos bytes, el modo se liama en el Z80

"inmediato ampliado".

DIRECCIONAMIENTO ABSOLUTO O "AMPLIADO" (Z80)

El direccionamiento absoluto precisa, por definición, tres bytes; el primero es el código de operación, y los dos siguientes, la dirección de 16 bits que específica la posición de memoria (la "dirección absoluta").

Por contraste con el "direccionamiento directo" (dirección de 8 bits), este modo se llama también "direccionamiento ampliado".

Utilizan, entre otras, direccionamiento ampliado las instrucciones

LD HL (nn) y JP nn

donde nn representa la dirección de memoria de 16 bits y (nn) el contenido de la posición específicada.

DIRECCIONAMIENTO DE PAGINA CERO MODIFICADO (Z80)

El Z80 sólo dispone de direccionamiento de página cero para la instrucción RST, y se llama «direccionamiento de página cero modificado".

Dicha instrucción contiene un campo de 3 bits en las posiciones 5. 4 y 3 que señala una de las ocho posiciones de la memoria de página 0. La dirección real es b_eb_eb_e000, y se carga en el PC. Como sólo ocupa un byte, la instrucción se rjecuta ripidamente, y se genera facilmente en el soporte físico. Suele emplearse para responder a interrupciones múltiples (hasta ocho). Tiene el inconveniente de ouc, o bien se limita la secuencia de ejecución a ocho posiciones, o bien se combina corusalto que elimina la ventaja de la velocidad, porque lo seldirecciones de bifurcación están separadas por una distantad 8 bytes.

DIRECCIONAMIENTO RELATIVO (Z80)

Por definición, el direccionamiento relativo exige dos base el primero es el código de operación de "salto relativo". E segundo especifica el desplazamiento y su signo.

Esta instrucción se codifica "JR" para diferenciarla de la de salto absoluto.

Desde el punto de vista del tiempo de ejecución, la issusción debe considerarse con cuidado. Si el resultado de un verificación es negativo, es decir, si no hay salto, consume sosiete ciclos T, porque el contador del programa está ya señabdo la instrucción siguiente.

Pero si el resultado de la comprobación es afirmativa si decir, si hay salto, la instrucción necesita 12 estados T, pour hay que calcular una nueva dirección y cargarla un el control del programa.

Para calcular lo que tarda en ejecutarse un segmento à programa, hay que andarse con cuidado. Cuando no se test seguridad de si un salto va o no a efectuarse, téngase en cous que la instrucción nocesitará en unos casos 12 estados 17 (se condición se satisface) y en otros sólo 7 (la condición as satisface).

Por tanto, al escribir un bucle se conseguirá mayor naita de ejecución con una instrucción JR (salto relativo) en la confición que ha de verificarse no suele cumplirse (por ejempla la condición de que el contador no sea 0).

Si JR's se emplea fuera de un bucle y la condición que e verifica es desconocida, la duración suele calcularse a partir és un tiempo medio.

Este problema del tiempo no ocurre en el salto incondido nal JR e, que no verifica ninguna condición y dura siempo ll estados T.

DIRECCIONAMIENTO INDEXADO (Z80)

Este modo de direccionamiento no existía en el 8000, y constituye una novedad del Z80 (al igual que los des rejetos de indice). En consecuencia, es necesario añadir un byte esta d'ecidigo de operación de este microprocesador, que pasa a tem

Figure 5.5 Directionamiento indexado con cidigo de operación de il byo bien se combina con un velocidad, porque las ocho paradas por una distancia de

VO (Z80)

nto relativo exige dos bytes; ción de "salto relativo", el to y su signo. " nara diferenciarla de la de

apo de ejecución, la instruc-

lo. Si el resultado de una no hay salto, consume solo l programa está ya señalanprobación es afirmativo, se

cesita 12 estados T. porque n y cargaría en el contador ejecutarse un segmento de ado. Cuando no se tiene la

ectuarse, téngase en cuenta os casos 12 estados T (la ólo 7 (la condición no se conseguirá mayor rapidez

(salto relativo) si la condicumplirse (por ejemplo, la 10 0). Icle y la condición que se uele calcularse a partir de

rre en el salto incondicioidición y dura siempre 12

O (Z80)

no existía en el 8080, y gual que los dos registros o añadir un byte extra al cesador, que pasa a tener 16 bits (LDIR es otro ejemplo de código de operación de 16 bits). En la figura 5.5 se muestra la estructura de una instrucción indexada.



Figura 8.5 Discobnamiento indexado con sidgo de operación de II by-

Son instrucciones compatibles con el direccionamiento indexado

LD. ADD. INC. RLC. BIT. SET, CP y algunas otras.

Es una técnica que se utiliza mucho en programas que manipulan constantemente bloques de datos, tablas o listas.

DIRECCIONAMIENTO INDIRECTO (Z80)

El Z80 tiene cierta capacidad de direccionamiento indirecto, que se llama "direccionamiento indirecto por registro". En este modo, los pares de registros de 16 bits BC, DE y HL pueden emplearse como direcciones de memoria.

Cuando senalan un dato de 16 bits, lo hacen siempre a su mitad inferior; la superior reside en la dirección siguiente.

COMBINACIONES DE MODOS

Básicamente no existen, aunque las instrucciones que se refieren a dos operandos pueden emplear una forma de direccionamiento diferente para cada uno de cllos.

Asi, una instrucción de carga o aritmética puede acceder a un operando en modo inmediato y a otro por medio de un

un operando en modo inmediado y a biro por medio de un indice.

Como veremos en el próximo apartado, el mecanismo de direccionamiento de bit puede acceder a un byte de 8 bits

direccionamiento de bit puede acceder a un byte de 8 bits mediante tres modos de direccionamiento. Los mecanismos compatibles con las diferentes instrucciones se incluyeron en las descripciones del capítulo anterior.

DIRECCIONAMIENTO DE BIT

Dado que por direccionamiento se entiende el aceso as un byte. este mecanismo no se considera como tal, aunque u cualquier caso, se trata de un recurso valioso. En la nomesta tura de Zilog si que se describe como un "modo de direcciosmiento", y aqui nos atendremos a ese punto de vista. Esu característica específica del Z80 que no existe me 8 800.

El direccionamiento de bit es un mecanismo de acreso a lo sepecíficos. El Z80 dispone de instrucciones especiales pas acivar, desactivar y verificar bits específicos de un registro a posición de memoria. El byte afectado admite el acreso per la modos de direccionamiento; registro, registro indireto e abivado. Dentro del código de operación se usan tres bis par seleccionar, uno de los cocho his:

Empleo de los modos de direccionamiento del Z80

DIRECCIONAMIENTO LARGO Y ABREVIADO

Ya hemos utilizado instrucciones de salho relativo es usprogramas, instrucciones que se explican por a imansa. Perplantea una pregunta interesante: ¿que podemos haos 4, intervalo pernishe de filtracación no es suriente para netras necesidades? En muchos microprocesadores la solución en en usar el llamado salto largo, que no es sino el sulto a se posición de memoria que contiene una especificación de su absoluta o "larga".

JR NC, \$ + 3

BIFURCACION A LA DIRECCION
EN CURSO + 3, SI C ES CERO
SALTO A LEJOS, EN CASO CON
TRARIO

(INSTRUCCION SIGUIENTE)

El anterior programa de dos líneas provoca la bifurcación a la posición LEIOS siempre que el acarreo no sea nulo. Sa di caso del Z80 puede usarse JP en lugar de JR para verifier todas las condiciones y solucionar este problema. Figura 5.6 Diagrams de flujo de búsqueda se entiende el acceso a un dera como tal, aunque, en so valioso. En la nomenclaso un "modo de direccionaese punto de vista. Es una en no existe en el 8080.

mecanismo de acceso a bits cciones especiales para actificos de un registro o una lo admite el acceso por tres o, registro indirecto e indeión se usan tres bits para

miento del Z80

Y ABREVIADO

de salto relativo en varios can por si mismas. Pero se qué podemos hacer si el 0 su suriciente para nuesocesadores la solución está no es sino el salto a una ma especificación de salto

ION A LA DIRECCION) + 3, SI C ES CERO LEJOS, EN CASO CON-

s provoca la bifurcación a arreo no sea nulo. En el gar de JR para verificar ite problema.

USO DE LA INDEXACION PARA ACCEDER A BLOQUES SECUENCIALES

La indexación se usa, sobre todo, para direccionar las posiciones sucesivas de una tabla, con la sola limitación de contar con una longitud máxima inferior a 256 para que el desplazamiento pueda residir en un registro de indice de 8 bits.

Ya hemos aprendido a buscar un carácter. Ahora investigaremos una tabla de 100 elementos para averiguar si contiene el elemento "". La dirección de partida de dicha tabla, que sólo tiene 100 elementos, se llama BASE. El programa aparece aqui debajo, y el diagrama de flujo correspondiente, en la figura 5.6.

LD	IX, BASE
LD	A. ***
LD	B, CUENTA
CP	(IX)
JR	Z. LOHALLI
INC	IX
DEC	В
JR	NZ. PRUEB
	LD CP JR INC DEC JR




Figura 5.8 Diagrama de flujo de búsqueda de carácter.

En la sección de transferencia de bloques veremos una versión mejorada con la instrucción DJNZ.

RUTINA DE TRANSFERENCIA DE BLOQUES PARA MENOS DE 256 ELEMENTOS

Liamaremos CUENTA al número de elementos del blus que deseamos transferir, número que se supone infeira 12 DESDE es la dirección base del bioque. HASTA es la basellá área de memoria a la que debe llevarea. El algoritmo o su sencillo: se trata de mover las palabras una por uta y é mantener un registro de la que estamos moviendo, almacamo do su posición en el contador C. El programa es éte:

MOVBLQ	LD LD	IX, DESDE IY, HASTA	
	LD	C, CUENTA	
BUCLE	LD	A, (IX)	TOMAR PAL BRA
	LD	(IY). A	
	INC	IX	
	INC	1Y	
	DEC	C	
	1R	NZ. BUCLE	

Empecemos a analizarlo por la primera parte:

Estas ters instrucciones inicializan los registros IX, II of respectivamente, como ilustra la figura 5. El rejistro de nút. IX se usa como apuntador de fuente y se increnenta replamente. El IV se el apuntador de destino, y tambión si úcrose ta con regularidad. En el registro C se carga el numer de celementos que va a transferire idinitado a un maximo de 38, porque un trata de un registro de 8 birs) y se desrount regularmente. Cuando C alcanec el valor 0, todos los destenhabrin sido transferidos. Las dos instrucciones que viena s continuación

BUCLE	1.0	A. (1X)
	1.15	(13/) 4

cargan el contenido de la posición de memoria señalada por IX en el acumulador, y a continuación lo transfieren a la posicio de memoria indicada por el registro IY; en otras palabra Figura 5.7 Transferencia de bloques: inicalización del registro.

A DE BLOQUES PARA

tero de elementos del bloque jue se supone inferior a 256. doque. HASTA es la base del evarse. El algoritmo es muy salabras una por una y de amos moviendo, almacenan-El programa es éste:

TOMAR PALA-

BRA PALA

primera parte:

junio.

t los registros IX, IY y C, ta 5.7. El registro de indice te y se incrementa regularino, y también se incremen-C se carga el número de tado a un máximo de 256. El bis) y se decrementa valor (0. todos los elementos instrucciones que vienen a

memoria señalada por IX lo transfieren a la posición IY; en otras palabras, estas dos instrucciones transfieren un elemento del bloque fuente al bloque destino. A continuación se incrementan los dos registros de indice:

INC IX

y se decrementa el registro contador:

DEC C

Por último, si el contador no es 0, se vuelve a empezar en bucle:

JR NZ, BUCLE




Figure 5.7 Tordeencia de bloques: instalización del registro.

El programa es un cjemplo de una posible aplicación de los registros de indice. Vamos a compararlo ahora con otro indice. Vamos a compararlo ahora con otro indice. Vamos a traballo de la compara ión de la comparación de la comparación del comparación de la comparación del comparación de la comparación del comparación d

BUCLE LDA H NUMERO
LDA DESDE, X
STA HASTA, X
DEX
BNE BUCLE

Sin necesidad de entrar en detalles, salta a la vista que mucho más corto que el anterior. La razón está en peregistro de indice X se utiliza como desplazamiento será mientras que DESDE y HASTA son direcciones fuente yécno fijas.

El ejemplo revela que, aunque la indexación sea un menpodersos, no da lugar necesariamente a programas efudebido a las limitaciones de direccionamiento que injecciertos microprocesadores. Una genuina indexación de tuganeral exige disponer de un desplazamiento o direcció de biss y de un registro de indice de la misma lonativa.

No obstante, hay que insistir en que el 200 residerproblema mediante instrucciones especializadas. Describena continuación una transferencia de bloques de tipo gentía se e ejecute con sólo cuatro instrucciones. Pero sugentía se lector, antes de pasar a analizarla, que resuelva los sgiares etercicios, que le familiarizarán todavias más con el 200.

Ejercicio 5.1: Rediócrese el programa de transferencia del 286 la forma del propuesto para el 6502, e doctr, suposidos el registro de indice contiene un desplazomiento. Sopozque los Moques Juente y destino se encuentran en la ripia y, por tento, en las direcciones 0 u 256. Naturalmesto, supondrá también que el mimero de elementos de cada bay es sufficientemente pequeño como para que no solaper.

Ejercicio 5.2: Supóngues ahora que los hoques destino 5 fosts encuentran en cualquier otro lugar de la memoria, aux siempre dentro de la misma página. Escribase de mes programa con ueruglo a esta mueva comencias. ¿Eja qua diferencia?, es decir, ¿desempeña la página 0 alguno fuedor el 2009.

Transferencia de bloques: mapo de la mamoria.

RUTINA GENERAL DE TRANSFERENCIA DE BLOQUES (PARA MAS DE 256 ELEMENTOS)

La distribución de registros y el mapa de la memoria e recogen en la figura 5.8. El programa es el siguiente:

LD BC, CUENTA LD DE, HASTA	NUMERO DE BYTES DIRECCION DE DESTINO DIRECCION DE PARTIDA
LD HL DESDE	TRANSFERENCIA DE TODO
LDIR	LOS BYTES

stalles, salta a la vista que es or. La razón está en que el omo desplazamiento variable, son direcciones fuente y desti-

la indexación sea un recurso mente ■ programas eficaces, eccionamiento que imponen muina indexación de tipo geazamiento o dirección de 16 e la misma longitud.

en que el Z80 resuelve el especializadas. Describiremos a biciones. Pero sugerimos al que resuelva los siguientes davia más con el Z80:

a de transferencia del Z80 en se succir, suponiendo que m despiazamiento. Supóngase se encuentran en la página ll 0 a 256. Naturalmente, se de elementos de cuda bique para que no solapen.

s bloques destino y fuente se gar de la memoria, aunque gina. Escribase de nuevo el sa consención. (¿Hay alguna a página 0 alguna función en

FERENCIA DE ELEMENTOS)

el mapa de la memoria se ma es el siguiente:

DE BYTES

DN DE DESTINO

IN DE PARTIDA

RENCIA DE TODO

S

Memoria utilizada: 11 bytes. Tiempo: 21 ciclos por byte transferido. La primera instrucción es:

LD BC. CUENTA

y carga el número de elementos que han de transferirse (un valor de 16 bits) en el par de registros BC. Las dos siguientes instrucciones inicializan el par de registros DE y HL. respectivamente:

LD DE. HASTA LD HL, DESDE

Por último, la cuarta instrucción;

LDIR

ejecuta la transferencia completa.




Figure (IIII fintéleccie de bloques: mapa ot la memoria

> LDIR es ura instrucción automática de transferencia de finques, con una optencia que este ejemplo hace obvia. LDIR da lugar a la siguiente secuencia: el contenido de la posición de memoria señadada por H y L. se transfere a la señadada por DE: (DE) = (HL); a continuación se incrementa DE: DE = DE + 1; luggo HL; HL = HL + 1; por fix, se decrementa BC: BC = BC - 1; si BC vale 0, la instrucción termina: en caso contratrio, se ejecuta de nuevo.

> La utilidad y potencia de la instrucción LDIR debe ser ya evidente sin necesidad de más comentarios. De forma similar, la búsqueda del carácter "asterisco" puede llevarse m cabo con otra instrucción automática llamada CPIR, también especial del 280.

El programa seria:

LDA. "*"
LD BC, CUENTA
LD HL, SERJE
CPIR
JR Z, ASTER

NOAST

La primera instrucción carga el acumulador con el ológi del carácter asterisco. A continuación se inicializa el paré registros BC con la cuenta del número de palabras que hay qui investigar dentro del bloque:

LD BC. CUENTA

El par de registros H y L se lleva a la dirección de partid del bloque (SERIE). A continuación se ejecuta la instrucción automática:

LD HL. SERIE CPIR

La instrucción CPIR es una instrucción de companse automática que compara el contenido de la posición de men ria específicada por HL con el del acumulador. Si la compación es negativa, la bandera Z del registro de estado e savas 1. el par HL se incrementa y el par HC se decenera i instrucción se repeite hasta que el par HC sel decenera i instrucción es positiva. Por inferio la bundera Z, para demarca de la comparación es positiva. Por inferio la bundera Z, para demarca i el resultado ha sido en no positivo (en un caso externa) instrucción puede recorrer hasta 64K pullabras sin habe elim do mada positivo; ésta es la finalidad de la última instrucción de la contractiva de

JR Z. ASTER

Ejercicio 5.3: Escribase de nuero el programa anterior de mune que la búsqueda vaya hacia atràs. (Un consejo: utilien la instrucción CPDR.) La transferencia del bloque debe conmun hasta localizar el elemento "".

Vamos a desarrollar ahora un programa que combie la características de los dos anteriores, es decir, que ejecot la transferencia de un bloque desde la posición DESDE hasta posición HASTA y que, a la vez, se detenga automáticamenta NTA

l acumulador con el código ción se inicializa el par de ero de palabras que hay que

va a la dirección de partida ón se ejecuta la instrucción

nstrucción de comparación lo de la posición de memoactimulador. Si la comparagistro de estado se activa a par BC se decrementa. La ir BC vale 0 o hasta que la o una vez ejecutada la insa bandera Z. para determitivo (en un caso extremo. la palabras sin haber obtenidid de la última instrucción:

rograma anterior de manera s. (Un consejo: utilícese la neia del bloque debe conti-

rograma que combine las s, es decir, que ejecute la posición DESDE hasta la letenga automáticamente si encuentra el carácter de escape "asterisco". El programa seria así:

	LD LD LD LD	BC. CUENTA HL. DESDE DE. HASTA A, ***	DELIMITADOR
PROBAR	CP	(HL)	(CARACTER DE ESCAPE) COMPARAR CON EL CARACTER EN MEMORIA TERMINAR SI SE ENCUENTRA
	JR LDI	Z. FIN	
	LDI		TRANSFERIR EL CARACTER Y AC- TUALIZAR APUN- TADORES Y CUENTA
	JP	PE, PROBAR	SEGUIR PROBAN- DO. SALVO QUE P/V INDIQUE BC = 0

Las tres primeras instrucciones del programa se encargan de la habitual inicialización de los registros de cuenta y de los punteros fuente y destino:

- LD BC, CUENTA
- LD DE HASTA

El carácter asterisco se carga en el acumulador en la forma habitual, de manera que pueda compararse con el carácter leido en la posición de memoria:

que es justamente lo que hace la siguiente instrucción:

El resultado positivo o negativo de la comparación se averigua verificando la bandera Z, que valdrá I en el primer caso. De la verificación se encarga la instrucción

JR Z. END

Viene ahora una instrucción automática de transferente

LDI

que transfiere el carácter y actualiza los punteros y la omi de una vez. LDI transfiere el contenido señalado por H y Lst posición de memoria señalada por D y E: (DE) = (HL). Tabién incrementa DE y HL:

$$DE = DE + 1$$

 $HL = HL + 1$

Para terminar, decrementa BC: BC = BC -1. La peculináble la instrucción radica en que la bandera P/V se boras § 8 se decrementa hasta °0°, y se pone a 1 en caso contraño Eu situación la comprueba explicitamente la última instrucción de programa para determinar si es preciso salir o continuar.

Figura 5.9
Suma de dos bloques
BLQ1 - BLQ1 + BLQ2.

JP PE. PROBAR

SUMA DE DOS BLOQUES

Este nuevo programa sirve para sumar dos bloques deserto a elemento a partir de las direcciones BLQ1 y BLQ1 CUENTA es el número de elementos de cada uno de lo bloques, que deben tener idéntica longitud. El programa se

La figura 5.9 recoge la distribución de la memoria. El pograma es bastante sencillo: el número de clomentos que bás sumares se carga en el registro de contador B y los dos reptros de índice IX e IY se inicializan a sus valores BLQ1; BLQ2:

iza los punteros y la cuenta nido señalado por H y L a la r D y E: (DE) = (HL). Tam-

BC ≈ BC −1. La peculiaridad bandera P/V se borra si BC n 1 en caso contrario. Esta ente la última instrucción del preciso salir o continuar:

sumar dos bloques elemen-

irecciones BLQ1 y BLQ2 entos de cada uno de los longitud. El programa es: figura 5.9 Sunt de dos bioques. BIOI = BLO1 + BLO2. DE CONTADOR

OR BUX 1

IV BUX 2

REGISTROS

BUX 1

MIMORIA

MIMORIA

Antes de la primera suma se borra el bit de acarreo:

XOR A

Se carga el primer elemento en el acumulador:

BUCLE LD A.(IX + 0)

A continuación se le suma el elemento correspondiente de BLQ2:

ADC $A_*(IY + 0)$

Y el resultado pasa a BLO1:

LD (IX), A

Los dos apuntadores X c Y se decrementan:

DEC 1X

Lo mismo que el registro contador:

DEC II

Si dicho contador no es 0, se repite el buele de suma:

JR NZ. BUCLE

on de la memoria. El proo de clementos que deben intador III y los dos regis-

n a sus valores BLQI y

Ejercicio 5.4: ¿Sabria utilizar el programa anterior poto ejecta una suma de 32 bits?

Ejercicio 5.5: ¿Y una suma de 64 bits?

Ejercicio 5.6: Modifique el programa de manera que el restal pase a un nuevo bloque que empieve en la dirección 810.

Ejercicio 5.7: Modifique el programa para que ejecute un un en lugar de una suma.

Ejercicio 5.8: Modifique el programa en el sentido de que BUJI BLQ2 constituyen las respectivas partes superiores de est uno de los bioques en lugar de las inferiores (vien fau 5.10).




Figura 5.10 Organización de la memoria para transferencia de bloques.

Resumen

Hemos hecho una descripción completa de los modos de direccionamiento y hemos visto que el 290 dispone de næres sos mecanismos y de modos de direccionamiento espetias. Los diversos programas de aplicaciones has revicido pra de mostrar el valor de tales mecanismos. Quien dese apredat programar el valor describes mecanismos. Quien dese apredat programar en delibor deberá llegar a entendedos perecursos. A partir de ahora se utilizarán ampliamente o todos los programas del libro.

rograma anterior para ejecutar

bits?

na de manera que el resultado mpiece en la dirección BLQ3.

na para que ejecute una resta

a en el sentido de que BLQI y las partes superiores de cada le las infériores (véase figura



completa de los modos de el Z80 dispone de numeroireccionamiento específicos, ones han servido para dese. Quien desee aprender a
à llegar a entenderlos perutilizarán ampliamente en

- Ejercicio 5.9: Escriba un programa para sumar los 10 primeros bytes de una tabla almacenada en la posición "BASE"; el resultado tendrá 16 bits (se trata de un cálculo de total de control).
- Ejercicio 5.10: ¿Podria resolver el mismo problema sin utilizar indexación?
- Ejercicio 5.11: Incierta el orden de los 10 bytes de la tabla y almacene el resultado en la dirección "REVER".
 Ejercicio 5.12: Busque el elemento mayor de esa misma tabla y
- almacénelo en la dirección de memoria "GRANDE".

 Ejercicio 5.13: Sume los elementos correspondientes de las tres
- Ejercicio 5.13: Sume los elementos correspondientes de las tres tablas, cuyas bases son BASEI, BASE2 y BASE3. La longitud de las tablas se almacena en la dirección "LONGITUD".



de e

Introducción

Entrada/salida

Técnicas de entrada/salida

Introducción

Hasta el momento hemos aprendido a intercambiar información entre la memoria y los diversos registros del procesador, a manipular dichos registros y a mover datos. Ahora debemos aprender a comunicarnos con el mundo exterior, que es justamente lo que se entiende por entrada/salida.

La entrada es la obtención de datos en los periféricos externos (teclado, discos o sensores físicos). Sailda es la entrega de datos por parte del microprocesador o la memoria a dispositivos externos, como una impresora, una pantalla, un disco o sensores y relés.

En una primera etapa aprenderemos a realizar las operaciones de entrada/salida que exigen los dispositivos más comuca. En segundo lugar aprenderemos a manejar varios de esos dispositivos simuláneamente, es decir, a organizativa; en esta segunda fase centraremos la discusión más en concreto en el uso del muestreo frente a las interrupcione.

Entrada/salida

Vamos antes de nada a aprender a percibir y a generar señales sencillas o impulsos. A continuación presentaremos algunas técnicas para garantizar o medir una sincronización correcta. Una vez afianzada esta base, podremos pasar a sa diar técnicas de entrada/salida más complejas, como las traté rencias a alta velocidad en serie y en paralelo.

INSTRUCCIONES DE ENTRADA/SALIDA DEL Z80

El Z80 dispone de una serie de instrucciones especiales, sete cometido, La mayor parte de los microprocesados é bits carecen de ellas y controlan los dispositivos de estrates da con instrucciones generales. Tambien el 8800 dispos è instrucciones especiales, aunque el Z80 cuenta con ignaveas, que describitemos más detalladamente pará ficilier comprensión de los programas que analizaremos en este caple.

Las instrucciones básicas de entrada y salida son, respesiente: IN A, In y OUT (n), A ambas herodada de 6800 Leo escriben, según, un byte entre la puerta seleccionale y acumulador. El proceso de direccionamento ne sal que à dirección del dispositivo de E/S "n" se deposita en las linea; A 7 del has de direccionas, y el contendo del acumulador para las lineas A8 a A15, S sólo se direccionana 26 dispositivo puede ser necesario lleura a O espicialmente el contendo de acumulador en el caso de que las líneas de dirección. As a función de la contendo de acumulador en el caso de que las líneas de dirección. As a función de la contendo de 15, el contendo de 15

Una instrucción de entrada especial —IN r. (C)— pone utilizar el contenido del registro C como dirección del dispavo de E/S. Al utilizarla, el contenido del registro B propone automáticamente la parte superior de la dirección tAS a ME El registro especificado r se carga a partir le la dirección tAs "r" puede ser uno cualquiera de los siete registros de lo seneral.

GENERACION DE UNA SEÑAL

En el caso más sencillo, es el ordenador el que desconcul; conecta) los dispositivos de salida. Para modificar el estado é uno de tales dispositivos, el programador no tiene más ue cambiar el nivel de un "0" lógico a un "1" lógico, o de "1" "O". Sunonagamos que al bit "0" de un resistro llamado "OUII" Figura 6.1 Conexión de un relé. base, podremos pasar a estuás complejas, como las transfey en paralelo.

DA/SALIDA DEL Z80

e instrucciones especiales para e los microprocesadores de 8 so dispositivos de entrada/salifambién el 8080 dispone de el 280 cuenta con algunas ataliadamente para facilitar la e analizaremos en este capitu-

irida y salida son, respective bas heredada del 8000. Lev la puerta seleccionada y el ciconamiento es tal que la "se deposita en las lineas A0 iriccionamiento es tal que la "se deposita en las lineas A0 iriccionan 256 dispositivos, bletamente el contenido del acumulador puediciamente de JES. En los continuacións supondremos continuación supondremos continuación supondremos acumulador explicitamente la del policia del polic

ecial —IN r.(C)— permite omo dirección del dispositidel registro B proporciona de la dirección (A8 a A15), partir de la dirección dada; los siete registros de tipo

> Figura 6.1 Consción de un relé.

nador el que desconecta (o ara modificar el estado de mador no tiene más que un "1" lógico, o de "1" a registro llamado "OUTI" está conectado un relé externo; para conectarlo no tenemos más que escribir un "!" en la posición de bit adecuada del registro. Supongamos aqui que OUT! representa la dirección de este registro de salida dentro de nuestro sistema; el siguiente programa conectaria el relé:

donde OUT es la instrucción de salida.

Hemos supuesto que la situación de los siete bits restantes del registro OUT es irrelevante, aunque las cosas no suelen ser así, porque esco bits pueden estar conectados a otros relés; por tanto, vamos a mejorar tan elemental programa. Lo que harremos abora es conectar el relé, pero sin alterar el estado de los demás bits del registro. Supongamos que es posible leer y escribir el contenido del mismo. La versión mejorada seria como sigue:

El programa empieza por lecr el contenido de la posición OUT1, al que a continuación somete m la operación OR, que pone a "1" el bit de posición 0 sin afectar al resto (para más detalles sobre la operación OR, consúltese el capítulo 4). La figura 6,1 recope el proceso.

IMPULSOS

La generación de un impulso se lleva a cabo de la misma forma que acabamos de ver para el nicel: el bit de salida se pasa primero « I, y a continuación otra vez a 0, lo que da lugar

a un impulso, como ilustra la figura 6,2. No obstante es es ocasión hay que resolver otro problema: el impulso debe dura un tiempo determinado. Por tanto, vamos a estudiar ante de nada cómo se produce un retraso en el ordenador.




Figure 8.3 Displama de flujo del retardo

Impulso programado.

PRODUCCION Y MEDIDA DE RETARDOS

El retardo puede producirse mediante los soportes lógico físico. Aquí aprenderemos a crearlo en el programa, y má adelante ya estudiaremos la manera de obtenerio con un costidor físico o sincronizador de intervalos programable, con suele llamarse (PIT).

Los retardos programados se generan contando; el rigistrontador se arga con un valor que se va decrementando El programa describe un bucle y reduce una y otra vez el contribudo del contación hasta que llega a "O": el tiempo consumido po esta serie de operaciones será el retardo buscado. Como ejeculo, vamos a generar un retardo de 82 ciclos de reloj:

El programa carga en A el valor 5; la siguiente instrució decrementa A, y la otra provoca un salto a BUCLE mientatak no valga "O"; cuando alcanza este valor: el programa sile de bucle y ejecuta la instrucción que sigue. La lógica del program es sencilla, y se justra en el diagrama de flujo de la figura \$1.

ura 6.2. No obstante, en esta blema: el impulso debe durar o, vamos a estudiar antes de o en el ordenador.





figura 6.3 Najama de Bujo del retardo bisco.



RETARDOS

diante los soportes lógico o o en el programa, y más de obtenerlo con un contarvalos programable, como

neran contando; el registro se va decrementando. El una y otra vez el conteni-; el tiempo consumido por urdo buscado. Como ejem-82 ciclos de reloj;

> A ES EL CONTA-DOR DECREMENTO BUCLE COM-PROBACION

 la siguiente instrucción ulto a BUCLE mientras A llor, el programa sale del e. La lógica del programa de flujo de la figura 6.3. Vamos ahora a calcular el retardo real provocado por el programa. En el capítulo 4 encontraremos el tiempo consumido por cada una de las instrucciones.

1.D en modo immediato necesita 7 ciclos; DEC empita 4, por último, JR consume 12 ciclos, salvo en la última repetición, que sólo emplea 7. En efecto, al consultar la tabla correspondiente a JR vemos que hay dos posibilidades: si no hay salto, la instrucción termina en 7 ciclos, y si lo hay y debe recorrer el bucle, necesita 12.

Así que se consumen 7 ciclos en la primera instrucción, más 16 multiplicado por el número de veces que se repite el bucle en las dos siguientes menos 5, por el último salto que no se produce:

Retardo =
$$7 + 16 \times 5 - 5 = 82$$
 ciclos.

Si el ciclo es de 0.5 microsegundos, el retardo sería de 41 microsegundos.

El bucle de retardo que acabamos de examinar se emplea en casi todos los programas de entrada/salida; conviene, por tanto, entenderlo bien. Resuelva los dos ejercicios siguientes:

Ejercicio 6.1: ¿Cuáles son los retardos máximo y mínimo que nueden conseauirse con estas tres instrucciones?

Ejercicio 6.2: Modifiquese el programa para obtener un retardo de unos 100 microsegundos. Para conseguir un retardo más largo, una solución socies añadir más instrucciones al programa antes de DEC la instrucción más adecuada es NOP, que mantiene al procesala inactivo durante cuatro ciclos.

RETARDOS SUPERIORES

Para conseguir retardos mayores por medio del sogioco se necesario utilizar un contador más ampia; si tiene 16 bits, puede alojarse en un par de registros fra simplificar, supongamos que la cuenta menor « "". El be inférior se carga con "", y a continuación la superior reservados de la defendad de la cuenta inférior puded levar un valor no nulo. En este caserbiránnos el programa tal como homos explicado y adordinados a final de de tres lineas entudidad en el apracta framos a final el de tres lineas entudidad en el apracta framos a final el de tres lineas entudidad en el apracta framos a final el de tres lineas entudidad en el apracta framos a final el de tres lineas entudidad en el apracta después de la desendad de la defendad de la desendad de la desendad de la defendad de la desendad de la desendad de la desendad de la defendad de la desendad de la desendad de la defendad de la desendad de la defendad de la desendad de la desendad de la defendad de la defendad de la defendad de la desendad de la defendad de l

He aqui un programa de retardo de 24 bits:

RET24	LD	B, CUENTÁS	CONTADOR SU- PERIOR (8 BITS)
RET16	LD	D, - I	
BUCLEA	LD	HL, CUENTAI	CONTADOR IN- FERIOR
BUCLEB	ADD	HL, DE	DECREMENTO HL
	JR	C, BUCLEB	SIGUE HASTA HACERLO NU- LO
	DJNZ	BUCLEA	DECREMENTO DE B Y SALTO

Obsérvese que DE se carga con "- 1", y se usa para decrementar el contador de 16 bits HL

Naturalmente, pueden conseguirse retardos todavia mayors con más de tres palabras. El funcionamiento em análogo al de un cuentakilómetros de coche: cuando la rueda de la dereba pasa de 9 a 0, la siguiente se incrementa en 1. El cómputo es unidades discretas se basa siemore en este minicinio exertal.

El principal inconveniente de esta técnica es que el microprocesador pasa cientos de milisegundos y hasta de segundos és largo, una solución sencilla programa antes de DEC; la , que mantiene al procesador

pores por medio del soporte notador más amplio; si este un par de registros. Para tenta menor es "0". El byte tinuación la superior recorrela para la bandera Z cuando se la la bandera Z cuando se del contador se decrementará or "0". el producción del retardo, valor no mula. En este caso b hemos explicado y añadiestudiado en el apartado sestudiado en el apartado.

do de 24 bits:

R

TÁS CONTADOR SU-PERIOR (8 BITS)

NTAI CONTADOR IN-FERIOR DECREMENTO

DECREMENTO HL SIGUE HASTA HACERLO NU-

DECREMENTO DE B Y SALTO n "-1". y se usa para

HL retardos todavía mayores amiento es análogo al de de la derecha na en 1. El cómputo con na tecnica es que el microdos y hasta de segundos y hasta de segundos

sin hacer mada. Si el ordenador no tiene ningún otro trabajo que realizar, esto no tiene importancia, pero ne general, deberé estar disponible para ejecutar otras tareas, y por eso los retardos muy largos no suelen producirse mediante el soporte logico. De hecho, hasta los retardos más breves pueden ser problemáticos si el sistema debe garantirar una respuesta dentro de un plazo de tiempo limitado en algunas situaciones. En todos estos casos hay que recurir a los returasos de soporte, adento de un bace de tempo limitado en algunas situaciones. En todos estos casos hay que recurir a los returasos de soporte, adento for por estas de un bucle acarrearia la pérdida de la exactitud de la sistencialización.

Ejercicio 6.3: Escriba un programa para producir un retardo de 100 ms (típico de un teletipo).

RETARDOS EN HARDWARE

Estos retardos se crean empleando un sincronizador de interrados programable o cronômetro. Se carga un vador ne el registro del cronômetro, y éste se encarga automáticamente de decrementar el contador. Por lo general, el programador puede ajustar o escoger el período; cuando llega a "O", el dispositivo suele erviar una interrupción al microprocessodor, lambién puede activamente de la contrata del la contrata de contrata del contrata de la contrata de

El cronómetro puede también partir de "0" y contar la duración de la señal o contar el número de impulsos recibido. Cuando funciona como cronómetro de intervalos, se dice que opera en modo paso a paso. Si cuenta impulsos, el modo se describe como contador de impulsos. Algunos dispositivos sincronizadores incluyen varios registros y recursos opcionales que el programador puede elegir.

RECEPCION DE IMPULSOS

El problema que plantea la recepción de impulsos es inverso al de su producción, pero con una dificultad adcional: mientas que la producción de un impulso tiene lugar bajo control del programa. su recepción es essíncema respecto al mismo. Para detectado se utilizan dos técnicas: el muestro de dispositivos y las interrucciones; de éstas habaremos más adelante.

Detengamonos ahora en la técnica de muestreo, en virtud de la cual el programa lec continuamente el valor de un registro dado de entrada y comprueba en el mismo un bit detenniable (por ejemplo, el 0). Cada vez que se recibe un impulo, a bit adopta el valor "1"; el programa vigila el bit 0 hasta que pas "1", y en ese momento detecta un impulso. El program necessario para ello es:

MUEST	RA IN	A,(ENTRADA)	LEER REGIST
ON	BIT	0, A	DE ENTRADA COMPROBAR
	JR	Z, MUESTRA	BIT 0 SEGUIR LA MU TRA, SI ES 0

Supongamos ahora que la linea de entrada vale normalmete "1" y que deseamos detectar la presencia de "0". Es d procedimiento habitual para detectar un bit de ARRANQUE cuando se controla una linea conectada a un teletipo: d programa sería:

MUESTRA	IN	A, (ENTRADA)	LEER REGISTRO DE EN
	BIT	0, A	TRADA ACTIVAR LA BANDERA Z
	JR	NZ, MUESTRA	COMPROBAR SI SE HA IN-
ARRANQUE			VERTIDO

Transferencia

CONTROL DE LA DURACION

La duración de un impulso de entrada puede controlars de la misma forma que se calcula la de uno de salida, y também e este caso puede recurrirse al soporte lógico o al físico. Este primer caso, lo normal es incrementar un contador de le li para ello. el programa recorre un mismo bode mientas la impulso; cuando este termina, su duración se calcula a part del valor del registro contador. El programa es el siegueira del valor del registro contador. El programa es el siegueira.

LD	B, 0	BORRAR CON-
IN BIT	A.(ENTRADA) 0. A	TADOR LEER ENTRADA COMPROBAR RIT III
	IN	IN A.(ENTRADA)

el mismo un bit determinado se recibe un impulso, el bit igila el bit 0 hasta que pasa a un impulso. El programa

DA) LEER REGISTRO DE ENTRADA COMPROBAR EL BIT 0 RA SEGUIR LA MUES-

TRA, SI ES 0

la presencia de "0". Es el ar un bit de ARRANQUE nectada a un teletipo; el

ADA) LEER REGISTRO DE ENTRADA ACTIVAR LA BANDERA Z COMPROBAR SI SE HA INVERTIDO

rada puede controlarse de no de salida, y también en lógico o al físico. En el r un contador de 1 en 1: ismo bucle mientras hay ración se calcula a partir rograma es el siguiente:

BORRAR CON-TADOR

DA) LEER ENTRADA COMPROBAR BIT 0

	JR	Z, OTRA	ESPERAR UN "1"
MAYOR	ENC	В	INCREMENTAR
	IN	A.(ENTRADA)	CONTADOR COMPROBAR BIT 0
	BIT	0. A	
	JR	NZ, MAYOR	ESPERAR UN "0"

Naturalmente, se supone que la duración máxima del impulso no provocará el desbordamiento del registro B, porque en ese caso habría que modificar el programa, para tenerlo en cuenta (de no hacerlo así, se produciria un error).


Como ya sabemos producir y detectar impulsos, podemos pasar a recibir m transferir cantidades superiores de datos. En este nuevo problema cabe distinguir dos situaciones: transferencia en serie y transferencia en paralelo. Tras su solución emperaremos a trabalar con dissostitivos de entrada/salda reules.

Transferencia de palabras en paralelo

Partimos de la suposición de que en la dirección "ENTRADA" (vesas figura 6.4) disponemos en paralelo de 8. bits del dato a transferri. El microprocesidor debe leer el byte situado en esa posición siempre que la palabra de estado le indique que se válida. Supondremos que dicha información de estado se encuentra en el bit 7 de la dirección "ESTADO". Vamos a escribir un programa que sea capaz de leer y reservar automáticamente cada una de las palabras de dato que receba. Para simplificar las cosas, también supondiremos que conocienos de antenano el miento de palabras que deben leerne, almacendo en la positionado de la composição de la composição de interno de palabras que deben leerne, almacendo en la positica de la composição de la composição de interno de para de la composição de junto de la composição d

El diagrama de figio aparece en la figura 6.5 y es muy sencillo. Se vigila la información de estado hasta que vale "T. lo que indica que una palabra está lista Cuando ocurre esto, se les y se guarda en una posición de memoria adecuada; a continuación se decrementa el contador y se compreba si ha llegado a "U". lo que significaria el fin del programa; en caso contrario, se le eu una pueva palabra. He acul un programa

sencillo que desarrolla el algoritmo descrito:






Figura 6.5 Transferencia de palabras e paralelo: diagrama de flujo.

DISPOSITIVO

LEER CUENTA
EN A
B ES EL CONTADOR
COMPROBAR
SI "DATO LISTO" ES CIERTO
BIT 7 ES "I", SI

DBAR ¿ES VALIDO EL DATO?

TRADA) LEER EL DATO

GUARDAR EL DATO

GUARDAR EL DATO EN LA

PILA DECREMEN-TAR CUENTA REPETIR HAS-

OBAR REPETIR H.
TA CERO




figura 6.5 Tatsferencis de pallabras en saleto: diagrama de flujo.

Se supone que la bandera "dato listo" se borra automáticamente al leer ESTADO.

Las dos primeras instrucciones inicializan el registro contador B:

Obsérvese que no hay forma fácil de cargar sólo B a partir de la memoria; es preciso cargar A y transferir su contenido a B o cargar B y C simultáneamente.



Las tres instrucciones siguientes del programa leen la información de estado y recorren un bucle mientras el bit siete del registro de estado vale. "0" (se trata del bit del signo, es decir. del Bit Ni.

Cuando JR no se realiza, el dato es válido y puede lene

IN A.(ENTRADA)

La palabra ya se ha leido en la dirección de (ENTRADA)n que estaba, y ahora debe guardarse. Suponiendo que la suficiente sitio en la pila, podemos usar la instrucción

PUSH AF

que archiva A (y F) en la pila. Si ésta está compista, o si y que transferir un número elevado de palabras, no potus llevar a cabo la operación de PUSH, y tendremos que tratifica los datos su márea de memoria designada al efecto meisuma instrucción indexada, por ejemplo. Lo male es que de vegirai una instrucción indexada, por ejemplo. Lo male es que de vegirai una instrucción adicional para incrementar a decune-tar el registro de indice. La operación PUSH es más rigit escilo II vicios de reloit.

La palabra dato ya está leida y archivada. Sólo nos quel decrementar el contador de palabra y comprobar si ha termo do:

DEC B JR NZ. PROBAR

Ese programa de nueva instrucción podría consideras é referensía. Se liman así a un programa cuidadosamete optizado pensado para poner a prueba el rendimiento de a procesador ante una situación doda. La transferencia en punilo es una de esas situaciones típicas. y el programa en cueltral dischado de manera que alcanec la eficada y la videsid máximas. Yamos ahora a calcular la velecidad mánua de máximas. Vamos ahora a calcular la velecidad mánua de máximas. Vamos ahora e calcular la velecidad mánua de máximas. Esta más de la mánua de determina consultando las tablas del capítulo 4, el coultaba el siguence:

PARAL	LD	A.(CUENTA)	13
	LD	B. A	4
PROBAR	IN	A. (ESTADO)	11
	BIT	7. A	8
	JR	Z. PROBAR	7/12
	IN	A. (ENTRADA)	11
	PUSH	AF	11
	DEC	В	4
	JR	NZ. PROBAR	7/12

Transferencia

ato es válido y puede leerse:

dirección de (ENTRADA) en larse. Suponiendo que hay is usar la instrucción

ésta está completa.

si hay de palabras, no podremos
1, y tendremos que transferir
lesignada al efecto mediante
mplo. Lo malo es que ello
rara incrementar o decremención PUSH es más rápida

archivada. Sólo nos queda y comprobar si ha termina-

ción podría considerarse de muidadosamente optimiba el rendimiento de un La transferencia en paraicy el programa en cuestión la ficacia y la velocidad la velocidad máxima de con que CUENTA está en ta de las instrucciones se capítulo 4; el resultado es capítulo 4; el resultado se

El tiempo mínimo de ejecución se obtiene suponiendo que cada vez que comprobamos ESTADO aparece un dato; en oltras palabras, suponiendo que el primer salto JP falla siempre. En fal caso, el tiempo sería:

Despreciando los primeros 17 ciclos necesarios para inicializar el registro contador, el tiempo necesario para transferir una palabra es de 64 ciclos de reloj, equivalentes a 32 microsegundos con un reloi de 2 MHz.

Por tanto, la cadencia de transferencia máxima es:

$$\frac{1}{32(10^{-4})} = 31$$
K por segundo

Ejercicio 6.4: Supongumos que han de transferirse más de 256 palabras. Modifique el programa en consecuencia y determine la influencia de la ampliación en la relocidad máxima de transferencia.

Ejercicio 6.5: Modifique el programa para tratar de aumentar su velocidad: siga uno de estos procedimientos:

¿Era el programa verdaderamente óptimo?

Ya sabemos hacer transferencia en paralelo a alta velocidad. Pasemos ahora a considerar un caso más complejo.

Transferencia de bits en serie

Se llama entrada en serie a la que tiene logar de manera que los bits pasan, en secuencia, uno tras otro. Si llegan a intervalos regulares, se habla de transmisión sinterona; es universos el hentrada se produce al azar, en forma de grupos de datos. Vamos a desarrollar un programa que funcione en los dos casos. El principio de la capacición de datos secuenciales es sencillos: se compueba una linea de entrada, que supondremos es la linea q. canado se detextu un bit en la misma, se les y se deplaza a un registro de almacenamiento, una vena de la capacida de la capacida de sentiente de siguiente Para simplificar las cosas, supondremos que se sube de antemano el número de bytes que va a recibirse; en caso contrario podrámos verificar la llegada de un carácter de

ruptura y detener la transferencia en ese momento, cosa que sabemos hacer. El diagrama de flujo del programa aparcema figura 6.6; el programa es el siguiente:

MUESTREO O SOLICITUD IIII SERVICIO



Figura 6.6 Transferencia de bits en serie: diagrama de flujo.

SERIE	LD	C.0	BORRAR PALA- BRA DE ENTRA-
	LD	A. (CUENTA)	DA CARGAR B CON EL CONTADOR DE BYTE
	LD	B. A	DE BILE
BUCLE	IN BIT	A, ENTRADA 7. A	LEER PUERTA BIT 7 ES EL ESTA- DO Y BIT 0 EL DATO
	JR SRL	Z. BUCLE A	ESPERAR UN "I" DESPLAZAR EL BIT DE DATO AL ACARREO

Figura 6.7 Sene-Paralelo: Los registros en ese momento, cosa que ya jo del programa aparece en la viente:

SERVICIO

NO NO

BORRAR PALA-BRA DE ENTRA-DA

CARGAR CON EL CONTADOR DE BYTE

BIT 7 ES EL ESTA-DO Y BIT 0 EL DATO ESPERAR UN "I" DESPLAZAR EL BIT DE DATO AL ACARREO RI. GUARDAR EN-TRADA B EN C JR NC. BUCLE SEGUIR HASTA OUE ENTREN 8 PUSH BC GUARDAR LA PA-LABRA EN LA PI-1.A C 01H LLEVAR A 0 EL BIT MARCADOR DEC ш DECREMENTAR DE BYTE JR NZ. BUCLE MONTAR LA PA-LABRA SIGUIEN-TE

El programa está diseñado para conseguir la máxima eficacia y utiliza técnicas nuevas que explicaremos a continuación (véase figura 6.7).




Figure 8.7 See-Paraleto: Los registros.

Las convenciones adoptadas son las siguientes: se suon que la posición de memoria CUENTA alberga el número palabras que va a transferirse; el registro C se utiliza pa reunir los 8 bits consecutivos que llegan; la dirección ENTA DA corresponde al registro de entrada; se supone que el bil de este registro es una bandera de estado o un bit de reloit dato no es válido ni es "0" y lo es ni vale "1". El án propiamente dicho se supone que aparece en el bit 0 à li misma dirección. En muchos casos, la información de estadon se encuentra en el registro de datos, sino en otros; por uno modificar el programa debe resultar sencillo. También se suo ne que el primer bit del dato recibido es siempre "I", le ga indica que a continuación viene el dato real. Si esto no les así, veremos más adelante una modificación obvia para tend en cuenta. El programa responde exactamente al diagrama di fluio de la figura 6.6. Las primeras lineas del mismo realizara bucle de espera que comprueba si hay un bit dispuesto en determinar este hecho se lee el registro de entrada y a conitución se comprueba el bit 0 (Z); si este vale "0", la instrucción ? se efectuará, y el programa entrará en el bucle. Cuando el bito estado (o de reloi) indica certeza ("1"), el salto no se efectia i pasa e elecutarse la siguiente instrucción,

Esta secuencia inicial corresponde a la flecha I de la fig-

En este punto el acumulador contiene un "1" en el bi 174 bit correspondiente al dato real en el bit 0. El primer bit que llega es "1", pero los siguientes pueden valer "0" o "1". Alan nos interesa conservar el bit de dato recogido en la posición la instrucción.

SRL A

desplaza el contenido del acumulador una posición a la decha. Lo que hace que el bit derecho de A. que sel correpti diente al dato, pase al bit de acarreo. Ahora lo mantendiena en el registro C (el proceso está representado por las flechas?) 3 de la figura 6.7):

RL C

El efecto de esta instrucción es leer el bit de acarte en posición derecha de C. Al mismo tiempo, el bit de la izquant de C pasa al bit de acarteo (si tiene alguna duda sobre la operación de rotación, consulte el capitulo 4).

son las siguientes: se supone JENTA alberga el número de el registro C se utiliza para llegan: la dirección ENTRAntrada; se supone que el bit 7 de estado o un bit de reloj; el lo es si vale "1". El dato ne aparece en el bit 0 de la s, la información de estado no tos, sino en otros; por tanto, ar sencillo. También se suporibido es siempre "1", lo que el dato real. Si esto no fuese odificación obvia para tenerio exactamente al diagrama de líneas del mismo realizan un hay un bit dispuesto; para stro de entrada y a continuaste vale "0", la instrucción JR en el bucle. Cuando el bit de "I"), el saito no se efectúa, y rucción.

ide a la flecha I de la figu-

ntiene un "1" en el bit 7 y el el bit 0. El primer bit que eden valer "0" a "1". Ahora o recogido en la posición 0;

or una posición a la derede A, que es el correspono. Ahora lo mantendremos esentado por las flechas 2 y

er el bit de acarreo en la mpo, el bit de la izquierda ne alguna duda sobre la apitulo 4). Es importante recordar que la rotación con acarreo guarda el bit de acarreo, en este caso en la posición derecha, y también lo repone con el valor del bit 7 (o bit 0).

En nuestro ejemplo pasará un "0" al acarreo. La siguiente instrucción:

JR NC. BUCLE

comprueba el acarreo y bifurca el programa a la dirección BUCLE, si aquel es 97°; es nuestro contador de bit automático. Es fácil comprobar que, como resultado de la primera aplicación de RL C contendrá "0000001", Coho desplazamientos más tarde, el "1" pasará, por fin, al bit de acarreo y detendrá la bifurcación. Es un método ingenioso de crear un contador automático de bucle sin desperdiciar una instrucción para decrementar el contenido del registro de indicie, il actiena se emplea aquí para acortar el programa y mejorar su rendimiento.

Cuando deje de actuar JR NC, en C se habrán reunido 8 bits, valor que deberá conservarse en la memoria. De ello se encarga la siguiente instrucción (flecha 4 de la figura 6.7):

PUSH BC

Los contenidos de B y C pasan a la pila; esta operación sólo es posible si la mercionada pila tiene sirio suficiente; suponiendo que tal condición se cumple, es la forma más rápida de guardar una palabra en menoria, a pesar de que tambien se guarda un registro innecesario [B); el apuntador de la pila se actualiza automáticamente. Si no queremos introducir la palabra en la pila, tiendremos que utilizar una instrucción más para emplear i una dirección necesar momenta. Tambiem podriamos emplear i una dirección necesar como la Tambiem podriamos decrementar o incrementar el indice, operación que consume todavis más tiempo.

Una vez almacenada la primera palabra del dato, ya no hay garantia de que el primer bit vuelva a ser "1"; por tanto, es preciso retiniciar el contenido a "00000001" para poder seguir utilizandolo como contador de bit; de ello se encarga la instrucción

ED C 01H

Por último, decrementaremos el contador de palabras, ya que se ha montado una, y comprobaremos si hemos llegado al término de la transferencia. Para ello sirven las dos instrumnes que siguen:

DEC B JR NZ. BUCLE

El programa está diseñado en función de la velocida, pue pueda captar una corriente rápido de bits de esta Cuando termina es aconsejable leer inmediatamente las paras guardadas en la pila y transferrihas a cualquíado en posición de la memoria: en el capitulo 2 ya aprendina a realizar una transferencia de blonues de esa naturales.

Ejercicio 66: Calciliere la máxima retoridad de lecturo de hinserie por el programa. Para ello se consular en las seños il capitalo 4 los cicios que consume codo instrución; podetermitura el tiempo consumido por un bucle no hoj mís en multiplicar la duración total del mismo expresada en nivgundos por el mismo de veces que obre ejectorare A forde calcular la colocidad máxima, supónguse que hay us let datos listo cada vez que se detecto la posición de emala

Este programa es más dificil de entender que los anteiros Vamos, pues, a analizarlo de nuevo (consulte la figura 66) na en detalle, estudiando posibles alternativas.

De vez en cuando llega un bit de dato a la posición 8 le "ENTRADA"; puede haber, por ejemplo, tres "1" seguidos par tanto, es preciso diferenciar los bits sucesivos. Esta es justandi la función de la señal de "reloj".

La señal de reloj (o ESTADO) dice que el bit de entradas en este momento válido. Así pues, antes de leer un bit débens verificar el de estado; ni es "0", esperaremos; si es "1", signita que el bit de dato es correcto.

Hemos supuesto que la señal de estado está conectada al la 7 del registro ENTRADA.

Ejercicio 6.7: ¿Puede explicar por qué se emplea el bit 1 para estado y el 0 para el dato? ¿Tiene la elección alguna importancia?

Una vez captado un bit, es necesario guardarlo en un posición segura, y a continuación desplazarlo un la izquienta para deiar sitio ul bit siguiente.

Por desgracia, el acumulador se está usando para let y comprobar los datos y el estado; por tanto, si lo utiliziamo también para acumular el dato, el bit de la posición 7 pobis ser borrado por el bit de estado.

ello sirven las dos instruccio-

función de la velocidad, para rápida de bits de entrada, leer inmediatamente las palaransferirias a cualquier otra capítulo 2 ya aprendimos a ques de esa naturaleza.

velocidad de lectura de bits en o se consulta en lus tablas del sume cada instrucción; para por un hucle no hay más que mismo expresada en microseque debe ejecutarse. A efectos supónyase que hay un bit de étecta la posición de entrada.

entender que los anteriores. o (consulte la figura 6.6) más ernativas.

de dato a la posición 0 de emplo, tres "1" seguidos; por sucesivos. Esta es justamente

dice que el bit de entrada es entes de leer un bit debemes craremos; si es "1", significa

estado está conectada al bit

té se emplea el hit 7 para el ne la elección alguna impor-

ecesario guardarlo en una desplazarlo a la izquierda.

está usando para leer y or tanto, si lo utilizásemos sit de la posición 7 podría Ejercicio 6.8: Podria sugerir alguna forma de comprobar el bit de estado sin borrar el contentido del acumulador? ¿Seria con alguna instrucción especial? Si tal cosa fuese facible, ¿sercirla el acumulador para conservar los bits que llegan en sucesión? ¿Aumentaría la velocidad con un solto automaticado:

Ejercicio 69: Vuelva a escribir el programa usando el acumulador para almacenar los bits de entrada. Compárelo con el anterior en términos de velocidad y número de instrucciones.

Vamos a examinar otras dos posibles variantes. En nuestro ejemplo hemos supuesto que el primer bit sería una señal especial y valdría siempre "1"; pero, en general, puede ser cualquiera.

Ejercicio 6.10: Modifique el pragrama anterior suponienda que el primer bit es un dato válido que no debe descartarse y que puede valer tanto "O" como "I". Un consejo: el contador de bits seguirá funcionando correctamente si se inicializa el valor adecuado.

Para ganar tiempo, hemos guardado la palabra formada en la pila: pero, naturalmente, podríamos archivaria en cualquier posición especificada de la memoria.

Ejercicio 6.11: Modifique el programa anterior en el sentido de guardar la palabra reunida en el área de memoria que empieza en BASE.

Ejercicio 6.12: Modifique el programa anterior para que la transferencia se detenga en cuanto se detecte el carácter "S" en la corriente de entrada.

LA OPCION DEL SOPORTE FISICO

La mayor parte de los algoritmos de entrada/salida pueden ejecutarse en el soporte físico por medio de una pastilla llamada UART, que acumula automáticamente los bits. No obstante, si se desea reducir el gasto de componentes, puede utilizarse el ornorama que acabamos de ver o una varjante del mismo.

Ejercicio 6.13: Modifique el programa en el sentido de suponer que el dato queda disponible en el bis 0 de la posición ENTRADA y la información de estado en el bis 0 de la dirección ENTRADA + 1.

Resumen básico de E/S

Ya sabemos realizar operaciones elementales de entradalida y manipular corrientes de datos en paraleio e en sei Ahora ya podemos pensar en comunicarnos con dispositiva reales de entrada/salida.

Figure 6.9 Apoplamiento (entrada).

Comunicación con dispositivos de entrada/salida

Para intercambiar datos con dispositivos de entradisticiel primer paso es asegurarse de que existen datos, il querea lecrlos, o de que el dispositivo está listo para aceptarlos, en caso contrario. Para ello se recurre a dos técnicas: el sopimiento y la interrupción; empecemos por la primemiento y la interrupción; empecemos por la prime.

ACOPLAMIENTO

El acoplamiento es la témica empleada habitualmente par establecer comunicación entre dos dispositivos salercoso, edecir, no sincronizados. Si, por ejemplo, queremas envia su palabra a una impresor en parallelo, ante de nada deben asegurarnos de que está disposible la memoria austiar de impresora: "gastás listat", y della responderia "3º o "to" S si está lista, habrá que esperar; al lo está, enviaremos los dris (velass figura da supera la los está, enviaremos los dris (velass figura da supera la los está, enviaremos los dris





Figura 6.8 Accolamiento (salida)

Y viceversa, antes de leer los datos procedentes de a dispositivo de entrada verificaremos si son válidos. Preputarmos; "¿es válido el dato?". a lo que el dispositivo respondi" "si" o "no": esta respuesta puede cifrarse por medio de los bis de estado a de alguna otra forma (véase figura 6 de).

es elementales de entrada/saliatos en paralelo o en serie, municarnos con dispositivos

figura ET (entrada)



El acoplamiento se denomina tambiém "apretón de manos", por manlogia con la forma habitual impuesta por la cortesia de intercambiar información con una persona con la que no se tiene relación frecuente: antes de preguntarle nada, se le saluda y se le tiende la mano. El procedimiento de comunicación con dispositivos de entrada/salida sigue un ritual parecido, que ilustraremos a continuación con un ejemplo sencillo.

ENVIO DE UN CARACTER A LA IMPRESORA

Supondremos que el carácter se encuentra en la posición de memoria CAR. El programa de impresión es el siguiente:

ESPERA	IN BIT	A. (ESTADO) 7. A	COMPROBAR SI
	JR	Z, ESPERA	ESTA LISTA EN CASO CON- TRARIO. ESPE-
	LD	A, (CAR)	RAR TOMAR EL CA- RACTER
	OUT JR	(PRINTR), A ESPERA	IMPRIMIRLO IR A POR EL SI-

El programa es bastante fácil de comprender y utiliza el procedimiento de contacto expuesto en la sección anterior. La figura 6.10 recoge las trayectorias de los datos.

El carácter (llamado DATO) se encuentra en la posición de menoria CAR. En primer lugar, se comprueba el estado de la impresora Si el bit 7 del registro de estado se convierte en 1, an que el dispositivo está listo para aceptar la entrada, es decir, que su memoria auxiliar está disponible. En ese momento se carga el carácter en el acumulador, desde donde se envia a la salida. Mientras el bit de estado sea 0, el programa continuará describiendo el bute del programa llamado ESPERA.

entrada/salida

ispositivos de entrada/salida, le existen datos, mi queremos à listo para aceptarlos, en el le a dos técnicas: el acoplale primera.

npleada habitualmente para dispositivos asincronos, es mplo, queremos enviar una do, antes de nada debemos le la memoria auxiliar de i que preguntaremos a la sponderá "sí" o "no". Si no está, enviaremos los datos



datos procedentes de un mi son válidos. Preguntaree el dispositivo responderá arse por medio de los bits (véase figura 6.9).




Figura 6.10 Trayectoria de los datos hacia III impresora.

- Ejercicio 6.14: ¿Cuántas instrucciones podrían ahorrarse a é programa anterior cargando el dato directamente en el testro C y llevándolo también directamente a la salida deslet mismo?
- Ejercicio 6.15: Cuando se utiliza una impresora, casi sienpu u necesario enviar una orden de arranque antes de soste Modifiquese el programo propuesto para generar dicha ada, suponiendo que se abtiene escribiendo un 1 en el 80 % registro ESTADO, que es bidireccional.
- Ejercicio 6.16: Si no existiese la instrucción BIT, ¿podrá sutituirse por otru en la linea 2 del programa? En caso ofinado expliquese la ventaja de utilizar BIT, si es que tiene den.
- Ejercicio 6.17: Modifiquese el programa propuesto en el smilide imprimir una serie de n caracteres, slendo n menor que 25
- Ejercicio 6.18: Modifiquese el programa propuesto en el senth de imprimar una serie de caracteres que debe intermujos cuando se encuentre un código de "retorno de carro".

Vamos ahora a complicar el procedimiento de salida el giendo un código de conversión y dirigiendo los datos simuli neamente a varios dispositivos.

SALIDA A UNA PANTALLA LED DE SIETE SEGMENTOS

Estas pantallas de diodos luminosos (LED) presentan la cifras "0" a "9" ó "0" a "F" hexadecimales iluminando diferente combinaciones de un conjunto de 7 segmentos, como el que

Figure 6.11 LED de siete segmentos.

Figure 8.12
Caracteres hexadecimales representados con LEO de siet
segmentos.

450



nes podrian ahorrarse en el dato directamente en el regisctamente a la salida desde el

ta impresora, casi slempre es arranque antes <mark>de</mark> usarla. sto para generar <mark>dicha orden,</mark> biendo un 1 en el bit 0 del ccional.

astrucción BIT, ¿podría susprograma? En caso afirmativo. BIT, si es que tiene alguna.

ama propuesto en el sentido eres, siendo n menor que 255, ama propuesto en el sentido

eres que debe interrumpirse de "retorno de carro". rocedímiento de salida exiirigiendo los datos simultá-

D DE SIETE


iosos (LED) presentan las nales iluminando diferentes 7 segmentos, como el que Rigura 6.12
Contries hexadecimales remanifedos con LEO de siete verseons

III de sete segmentos

aparece en la figura 6.11. La 6.12 recoge los caracteres que pueden generarse en una pantalla de este tipo.



Los segmentos del LED se identificam mediante las letrus "a" a "g" (vasse figura 6.11). Así, para representar "0" se iluminan los segmentos abcdef. Supongamos ahora que el bit 0 de una puerta se conecta al segmento "a"; el 1. a "b"; etc., el bit 7 no se utiliza. En estas condiciones, el código binario necesario para tilminaria fedocha lipara representar el vialor "0"; será "0111111", que en hexadecimal equivale a "3F". Realice el ejercicio que se propone a continuación.



Ejercicio 6.19: Calcule los equivalentes en siete segmentos de la cifras hexadecimales "0" a "F", y anótelos en la table le abajo.

	4.000	116.7	Cod. LED	nex	U 60. LE
4				C	
5		9		D	
6		A		E	
7		В		F	
	4 5 6 7	4 5 6 7	4 N 9 6 A B	4 W 5 9 A B	

Pasemos ahora a la representación de valores hexadecinile en varios LED.

CONTROL DE VARIOS LED

Un LED no tiene memoria, y representa datos en tanto ni cuanto sus segmentos estén activados por la corriente. Para qui la pantalla de diodos resulte barata, el microprocesador reposenta la información secuencialmente, primero en un LED, lusa en el siguiente, etc.; en evitación de parpadeo, la rotación de unos a otros debe ser rápida, inferior a 100 milisegunda Vamos, pues, a diseñar un programa que satisfaga esta confición. Utilizaremos el registro C para señalar el punto ill 160 en que deseamos representar una cifra, cuyo valor hexadecina estará contenido en el acumulador. El primer paso será consetir este valor hexadecimal en su representación equivalente ta siete segmentos. En el último ejercicio hemos creado una talla de equivalencias, a la que ahora accederemos con direccionmiento indexado, de manera que sea el propio valor hexalesmal el que proporcione el indice de desplazamiento. Así é código de siete segmentos correspondiente a la cifra hexadicinal "3" se encuentra en el tercer elemento de la tabla a partir dela base: llamaremos a la dirección de ésta SEGBAS. El program

1.EDS	LD E.A	A CONTIB
		NE UNA (I-
		FRA HEX
	LD D.0	UTILIZA
		"DE" COMO
		DESPLAZA-
		MIENTO

ntes en siete segmentos de las ", y anótelos en la tabla de

X	Cod. LED	Hex	Cód. LED
		С	
		D	
		E	
		F	

ión de valores hexadecimales

epresenta datos en tanto en os por la corriente. Para que a, el microprocesador repreprimero en un LED, luego le parpadeo, la rotación de aferior a 100 milisegundos. na que satisfaga esta condia senalar el punto del LED fra. cuyo valor hexadecimal El primer paso será converpresentación equivalente en cio hemos creado una tabla ccederemos con direccionaa el propio valor hexadecide desplazamiento. Así, el diente a la cifra hexadecimal to de la tabla a partir de la sta SEGBAS. El programa

> A CONTIE-NE UNA CI-FRA HEX U T I L I Z A "DE" COMO DESPLAZA-MIENTO

LD	HL. SEGBAS	UTILIZA "HL" COMO INDICE
ADD	HL, DE	DIRECCION DE LA TA-
LD	A,(HL)	BLA LEE UN CO- DIGO EN
LD	B. 50H	LA TABLA VALOR DE RETRASO=
OUT	(C). A	CUALQUIER NUMERO GRANDE SALIDA DU- RANTE EL TIEMPO FI-
DEC	В	JADO CONTADOR DE RETRA- SO
JR	NZ. RETARDO	SIGUE EN
LD	A. C	C ES EL NU- MERO DE PUERTA
		¿ESTA HE- CHO EL UL-
		TIMO LED? EN CASO
LD	BC. (MAXLED)	AFIRMATI- VO. REINI- CIAR C AL PRIMERO
RFT		LKIMEKO
	ADD LD OUT DEC JR LD DEC CP	ADD HL,DE LD A,(HL) LD B,50H OUT (C),A DEC B JR NZ,RETARDO LD A,C CP MINLED JR NZ,OUT LD BC,(MAXLED)

El programa supone que el registro C contiene la dirección del LED que debe iluminarse a continuación, y que el acumulador A alberga la cifra que va a representarse.

Primero busca el código de siete segmentos correspondiente al valor hexadecimal contenido en el acumulador. Como campo de desplazamiento se usan los registros D y E; los H y L sirven como registro de indice de 16 bits. La cifra hexadoimal suma a la dirección de la base de la tabla:

LEDS LD E.A CODIGO DE SEGMENTOS

LD D.0
LD HL.SEGBAS

A continuación se recorre un bucle de retardo para que código obtenido en la tabla se represente durante un espació tiempo adecuado: en este caso se ha escogido arbitrariament! constante hexadecimal "50":

ADD HL DE

LD A.(HL) LEE EL CODIGO EN LA TABLA

LD B. SOH VALOR DE RETARDO

El retardo se obtiene mediante un bucle. La primera itensción:

RETARDO OUT (C), A

saca el contenido del acumulador a la puerta de E/S selalal por el registro C (el número LED). Las siguientes dos instanciones elecutan el bucle de retardo:

DEC B JR NZ. RETARDO

Al término del retardo no hay más que decrementar el punto ro LED y adoptar las medidas necesarias para ir hasta la dirección LED más alta, si ya se ha pasado por la más tap

LD A, C
DEC C
CP MINLED
JR NZ, OUT
LD BC. (MAXLED)
RET

Se supone que el programa es una subrutina, y por es acaba con la instrucción RET (retorno de subrutina).

Ejercicio 6.20: Por lo general, antes de representar una cipa o preciso desconectar los amplificadores de los LED. Modificose el programa anterior en consecuencia, añadiendo los nobits. La cifra hexadecimal se de la tabla:

> CODIGO DE SEGMENTOS

45

n bucle de retardo para que el presente durante un espacio de ha escogido arbitrariamente la

CODIGO EN LA TABLA DE RETARDO

e un bucle. La primera instruc-

r a la puerta de E/S señalada D). Las siguientes dos instrucrdo:

más que decrementar el puntes necesarias para ir hasta la e ha pasado por la más baja:

D)

es una subrutina, y por eso etorno de subrutina).

es de representar una cifra es adores de los LED. Modifiquensecuencia, añadiendo las instrucciones necesarias (antes de llevar el carácter a la salida se lleva el código de carácter "OU").

- Ejercicio 6.21: ¿Qué ocurriria en la pantalla si se llevase retardo una linea más arriba? ¿Modificaria esto la duración? ¿Influiria en la representación de la pantalla?
- Ejercicio 6.212: Como habria observada, los primeras cuarro instrucciones del programa ejecutane, na realidad, un acceso indexado a in memoria de 10 bits que, debido a no utilizar el mecunismo de indexación; parcer un tunto conjuso. Suponjumos que se conoce de antenuno la dirección SEGBAS; lamienos SEGBAS de la parte superior de la misma y SEGBS a la parte superior de la misma y SEGBS in despera que consistente de misma y SEGBS, la mantena superior del desenva y SEGBS en la mitud superior del del el mestra del misma del consistente del consistente del consistente del servicionamiento misma del del consistente del superiori del consistente del consistente del serviciones del consistente del serviciones del consistente del serviciones del consistente del serviciones del consistente de serviciones del consistente de serviciones del servi
- Ejercicio 6.23: El programo anterior es una subratina, y, como habrá observada, sulliza internumente los reigistros B. D. E. H. y L. Si la subratina puede usar libremente las úreas de memoria desiguadas por las diverciones T. I. 7.2, 73, 74; y 75; ¿serio capaz de úriculir al princípio y a final del programu las instrucciones necesarias para quamitar que, cumbo la subratina retorne, el contendo de los registros B. D. E. H. y L. sea el mismo une canado estra?
- Ejercicio 6.24: Repia el mismo ejercicio de antes, pero suponiendo que las áreas T1. T2. etc., no están disponibles para la subratina. (Un consejo: recuerde que todos los ordenadores incorporan un mecanismo que conserva la información en orden crombógico.)

Ya hemos resuelto varios problemas habituales de entrada/ salida. Vamos a considerar el caso de un periférico típico: el teletipo.

ENTRADA/SALIDA POR TELETIPO

El teletipo es un dispositivo en serie que envia y recibe palabras de información en formato serie. Cada cardeter se codifica en formato ASCII de 8 bits la tubla ASCII se encuenza al final de este libro) y, además, va precedido de un bit de "arranque" y acabado por dos de "fin". En la conexión llamado de bucle de 20 miliamperios, que es la más común, el estado de la linea es normalmente "T. to que indica al processor que por la companio de la companio de la companio de la dicha linea no se ha cortado. El arranque en una transière "" a ""), sebala al dispositivo receptor que a contrarse empezzán a llegar bits de datos. El teletipo nornal oaparato de llo Caracteres por segundo. Acabamos de sabrque cada carácter exige 11 bits. lo que significa que d'utive debe transmitir 110 bits por segundo o bein 110 tudio. Vamos ahora a diseñar un programa que envie datos su este un teletipo a la velocidad correcta.



Figura 6.13 Formato de palabra en el teletipo.

Si se envian 110 bits por segundo, hay una separación em bit y bit de 9,09 milisegundos, que debe ser la daració de buele de retardo introducido entre bits sucseivos. El formado la palabra en el teletipo aparece en la figura 6.13 y el diagna de flujo de la entrada de bits en la 6.14. El programa el siguiente:

TTIN	IN	A, ESTADO	D. 700 10
	BIT	7. A	¿DATOS LIS- TOS?
	JR	Z. TTIN	CASO CONTRA
			RIO
	CALL	RETARDO1	CENTRO DEL
	IN	A. (TTBIT)	BIT DE ARRAN
			QUE
	OUT	(TTBIT), A	DEVOLVERIO
	CALL	RETARDO9	GUIENTE (9MS)
	LD	B, 08H	CONTADOR DE
			BITS
BUCLE	IN	A. (TTBIT)	LEER BIT DI DATO
	OUT	(TTBIT), A	DEVOLVERLO
	SRL	A	GUARDARLO
	0110		EN EL ACA-
			RREO

Figura 6.14 Entrada a teletipo con devolución.

arranque es una transición de o receptor que a continuación os. El teletipo normal es un undo. Acabamos de subrayar lo que significa que el teletipo egundo o bien 110 baudios. uma que envie datos en serie a ta.

ndo, hay una separación entre que debe ser la duración del e bits sucesivos. El formato de n la figura 6.13 y el diagrama a la 6.14. El programa es el

O ¿DATOS LIS-TOS? ESPERAR, EN CASO CONTRA-RIO

OI CENTRO DEL IMPULSO BIT DE ARRAN-OUE

DEVOLVERLO IMPULSO SI-GUIENTE (9MS) CONTADOR DE BITS LEER BIT DE DATO

LEER BIT DE DATO DEVOLVERLO GUARDARLO EN EL ACA-RREO Fears 614

itada a teletipo con devolu-



RR	C	CONSERVAR EN C
CALL	RETARDO9	IMPULSO GUIENTE IS
DEC	В	DECREMENT EL CONTAG DE BITS
JR IN	NZ, BUCLE A. (TTBIT)	LEER BIT
OUT CALL	(TTBIT), A RETARDO9	DEVOLVERI SALTAR AL

Figura 6.15 Programa de teletipo.

> Vamos a examinar el programa con cierto detalle li primero es verificar el estado del teletipo para determinar ad carácter está disponible:

RET

La instrucción BIT es un recurso útil del Z80 que pener venticar cualquier bit de cualquier registro de datos sin medicar su contenido. La bandera Z se activa si el bit vale 0, ya pone a 0 en caso contrario.

El programa, por tanto, recorrerá un bucle hasta que é estado pase a "l"; es un bucle de barrido clásico.

Obsérvese que, como no es preciso mantener el contenida ESTADO, también podría haberse usado la instrucción

AND 10000000B

en lugar de

BIT 7.A

aunque a costa de destruir el contenido de A (cosa que es se caso, sería aceptable).

Al optimizar un programa, hay que tener en cuenta es cada instrucción nueva puede producir efectos secundarios. A continuación se ejecuta un retardo de 4.5 ms para den Figura 6.16 Entrada al teletipo.

tar el bit de arranque en el centro del impulso:

CALL RETARDOL

CONSERVARIO
EN C
EN C
IMPULSO SI
GUIENTE (9MS)
DECREMENTAR
EL CONTADOR
DE BITS

LEER BIT DE

DEER BIT DE PARADA DEVOLVERLO SALTAR AL SE GUNDO ALTO

ama con cierto detalle. Lo teletipo para determinar si el

rso útil del Z80 que permite registro de datos sin modifiactiva si el bit vale 0, y se

rerá un bucle hasta que el e barrido clásico.

iso mantener el contenido de usado la instrucción

nido de A (cosa que, en este

y que tener en cuenta que ducir efectos secundarios, tardo de 4.5 ms para detecdel impulso: Rgura 6.16 Stada IF teletopo: RETARDO1 es la subrutina de retardo encargada de producirlo. El primer bit que llega es el de arranque, que debe devolverse al teletipo n ignorarse; de ello se encargan las instrucciones siguientes:

TTIN IN A.(TTBIT). A

A continuación hay que esperar la llegada del primer bit de dato; el retardo necesario es de 9.09 milisegundos, y lo produce una subcutina:


CALL RETARDO9

El registro B se usa como contador, y se carga con el valor 8 para captar datos de 8 bits:

ID BOSH

A continuación los bits se leen uno por uno en el acumulado y se devuelven. Se supone que llegan en la posición 0 al acumulador, tras lo que se guardan en el registro C. donde se desplazan. La transferencia de A n C se lleva a cabo mediante el bit de acarres.

La secuencia se ilustra en la figura 6.16.



A continuación se produce el retardo habitual de 9 milisegundos, se decrementa el contador de bits y se repite el bucle, si todavía no se han recibido los 8 bits: CALL RETARDO9
DEC #
JR NZ, BUCLE

Por último, se recoge y se devuelve el bit de parada. Por li general, basta con uno, pero pueden enviarse dos con un paráinstrucciones adicionales:

IN A.(TTBIT) OUT (TTBIT). A CALL RETARDO9

El programa debe estudiarse con asención. La lógica bustante sencilia, y lo único nuevo es que todos los bites les en el teletipo (en la dirección TTBIT) y se devuelven al mentero es una característica propia de todos estos apario, cuando el usuario pulso una tecla, la información se trazanal procesador, que la devuelve acto seguido interes sobre esto forma en entre propiar en entre el sentisión estale en funcionamiento y que el procesador actia contamente.



Figura 6.17 Salida del teletipo.

Ejercicio 6.25: Escriba la rutina necesaria para producir u retraso de 9.09 milisegundos (subratina RETARDO9).

Ejercicio 6.26: Utilizando como ejempla el programa que sedemos de examinar, escriba otro PRINTC que imprime es a teletipo el contenido de la pasición de memoria CAR (rdus figura 6.16). ruelve el bit de parada. Por le en enviarse dos con un par de

con atención. La lógica es es que todos los bits se leen BIT) y se devuelven al mismo. ia de todos estos aparatos; . la información se transmite lo seguido a la impresora del eba que las líneas de transmie el procesador actúa correc-



necesaria para producir un brutina RETARDO9).

plo el programa que acaba-RINTC que imprima en el ón de memoria CAR (véase

He aqui la	solución		
PRINTC	LD	B. 11D	CONTADOR = 11 BITS TOMAR EL CARACTER
	LD	A, (CAR)	
	OR	A BORR A C A = B1	BORRAR EL A C A R R E O = B1T DE ARRANQUE
	RLA		ACARREO EN
BUCLE		(TTBIT), A RETARDO	SALIDA BIT SIGUIEN- TE ACARREO = 1
	SCF		
	DEC	В	(BIT DE PARA- DA) CONTADOR DE BITS
	JR	NZ, BUCLE	DE BITS

El registro B se utiliza como contador de bits para la transmisión. El contenido del bit 0 de A se envia a la linea del teletipo ("TTBIT"). Obsérvese de qué forma se utiliza el acarreo para proporcionar el noveno bit (bit de ARRANQUE). Nótese también que el acarreo se borra mediante

OR A

Al final del programa, el acarreo se activa a ! mediante

SCF

para generar un bit de parada.

Ejercicio 6.27: Modifique el programa para que espere un bit de ARRANQUE en lugar de un bit de ESTADO.

IMPRESION DE UNA SERIE DE CARACTERES

Supondremos que la rutina PRINTC (véase ejercicio 6.26) se encarga de imprimir un carácter en la impresora o de presentarlo en cualquier dispositivo de salida. Vamos ahora a imprimir el contenido situado entre las posiciones de memoria (PRIMER) (PRIMER + N). El programa es bastante simple (véase figo 6.18):

PSERIE	LD	B. NBR	LONGITUD DE LA SERIE
	LD	HL, PRIMER	DIRECCION
BUCLE	I.D	4 (111)	DE BASE TOMAR UN
BUCLE	LD	A.(HL)	CARACTER
	CALL	PRINTC	IMPRIMIRLO
	INC	HL.	ELEMENTO.
			SIGUIENTE
	DEC	II	o Cocara
	JR RET	NZ, BUCLE	REPETIR






Figura 6.18 Impresión de un bloque de me-

Resumen de periféricos

Ya hemos descrito las têcnicas de programación biaspara comunisarse con dispositivos de entradajalida tipus. Pero, además de transferir datos, es preciso preparar uno e mi registros de control dentro de cada uno de los dispositivos de E/S para organizar las velocidades de transferenca el necasmo de interrupiones y otras varias posibilidades. A tul efecte preciso consultar el manual que acompuña al dispositivo de un terrambio de información con todos los periféricos habituda se remite al lector a la publicación Mirroprocesor Intefedia Techniques, de SYBEX, EE UU... 2344 Sixth Street, Berket, California 9471. ones de memoria (PRIMER y bastante simple (véase figura

LONGITUD
DE LA SERIE
DIRECCION
DE BASE
TOMAR UN
CARACTER
IMPRIMIRLO
ELE MENTO
SIGUIENTE

REPETIR



de programación básicas de entrada/salida típicos recisio preparar umo e más umo de los dispositivos de transferencia, el mecanisosibilidades. A tal efecto es paña al dispositivo de que algoritmos específicos de los periféricos habituales. Micro específicos de Sos periféricos habituales. Micro estado en la programa de Sixth Street. Berkeley.

Sabemos manejar dispositivos individuales, pero en un sistema real todos están conectados a los huses y pueden solicitar atención simultáneamente. ¿Cómo se organiza el tiempo del procesador?

Organización de la entrada/salida

Como las solicitudes de entrada/stidida pueden presentarse simulifacemente, es presio trezar un esquema de organización para determinar el orden en que se atenderán. Para ello se emplean tres técnicas básicas que pueden combinarse entre si: muestreo de estaciones, interrupción. DMA. Describremos aqui el muestreo y la interrupción, pero no el DMA, que es un dispositivo del soporte físico.

MUESTREO DE ESTACIONES

Desde el punto de vista conceptual, constituye la forma más ficil de manejar varios perfífericos. El procesador interroga uno por uno a tedos los dispositivos concetados a los haese; a uno de ellos solicitas servicio, se lo proporciona; en caso contrario, se pasa a interrogar al periférico siguiente. La técnica es aplicable a cualquier ratina de servicio de un dispositivo.

Por ejemplo: si el sistema dispone de un teletipo, una grabadora de cinta magnetica y una pantalla de rayos catódicos, la rutina de barrido preguntaria al teletipo: "¿lienes algún carácter que transmitir": a continuación se dirigiria a la rutina de sailad del teletipo: "¿tienes que enviar algún carácter? Si las dos respuestas fusem negatives, interrogaria a las rutinas del aparato de cinta magnética y, por último, a la pantalla. Cuando sólo hay un dispositivo conectado al sistema, también puede usarse el muestreo para determinar si necesita servicio. Como ejemplo, las figuras 6.21 y 6.22 recogen los diagramas de flujo de lectura de una máquina lectora de cinta de papel y de impresión en una impresora.

El programa propuesto a continuación ejecuta un bucle de muestreo de los dispositivos 1, 2, 3 y 4 (véase figura 6.20):

MUESTREO4 IN A. (ESTADO DEL DISPOSITIVO I SOLICITUD DE SERVICIO?

CALL IN	NZ, UNO A, (ESTADO2)	¿BIT ? = I! DISPOSITIVO
BIT CALL IN	7, A NZ, DOS A, (ESTADO3)	DISPOSITIVO
BIT CALL IN	7, A NZ, TRES A, (ESTADO4)	DISPOSITIVO
BIT	7, A	
CALL	NZ, CUATRO	
JR	MUESTREO4	NO HAY RESPUESTA,

NUEVO

El bit 7 del registro de estado de cada dispositivo es "l', á desea servicio. Cuando detecta la solicitud, el programa salta a controlador del dispositivo, situado en la dirección UNO, par el 1; en la DOS, para el 2, etc.




Figura 6.19 Tres métodos de control de

Hay un punto que conviene subrayar; es importante verilcar de qué forma afectan a los códigos de condición cada un de las instrucciones. IN A no modifica las banderas, pero si en

Figura 6.21 Lectura de una máquina lecto de cinta de papel.

Figura 6.20 Diagrama de flujo del bucle del muestreo. UNO ABIT 7 = 1?
STADO2) DISPOSITIV

STADO3) DISPOSITIV

TRES STADO4) DISPOSITIV

CUATRO STREO4 NO HAY RES-PUESTA.

PROBAR DE NUEVO

le cada dispositivo es "1", si blicitud, el programa salta al en la dirección UNO, para

MUESTREO

E/S

7

INTERALIPCION

6.5

F. 1/22


DM/A

ayar; es importante verifios de condición cada una a las banderas, pero si en Figura 6.21 lictura de una máquina (ectora di chita de papel.

Figura 6.20 Dagrama de Rujo del bucle del nativo

su lugar se hubiese utilizado IN r, el bit 7 de la entrada reflejaria automáticamente el bit del SIGNO del registro de estado. y la instrucción BIT 7, A seria innecesaria; pero como IN A no cambia las banderas, es necesario incluir en el programa esa comprobación adicional.

En algunos suportes físicos, los dispositivos de entrada/suida pueden tratares, a efectos de direccionamiento, como posciones de memoria (entrada/salida por zona de memoria). En al caso, la instrucción IN podría sustituirise por otra LO, dejando ígual el resto del programa, porque LD no afecta a las handeras.



Las ventajas del muestreo son obvias: es una técnia eslla, un necesita apopo del soporte físico y mantiene todis le entradas y salidas sincronizadas con el programa. El itemeniente también salta a la vista: la mayor parte del tiempo di procesador se pierde interrogando a dispositivos que nonetan atención, lo que, entre otras cosas, podria hacer que llega tarde a prestario a los que sel io necesitan

Por tanto, conviene disponer de otro mecanismo que deja procesador hibre para realizar ciculosi utiles, nugar de di garle a interrogar continuamente a los periféricos. De udo formas, hay que insistir en que el mosstros os emplea medie no cuando el mieroprocesador no está muy sobrecupia porque facilita mucho la organización del sistema. Evidene ahora la alternativa más importante al muestro: la interspectión.



Figura 6.22 Impresión con una perforadora o una impresora.

INTERRUPCIONES

La idea de interrupción puede verse en la figura 6.18 Un línea especial del soporte fisico, ilamada linea de interrupcieto, se conectia a una patilla especifica del microprocesador. Ac linea pueden conectarse numerosos dispositivos de entradajoda, y sirve para comunicar por medio de una señal que not ellos solicita atención al procesador. Veamos de que fama responde éste a la solicitud.

En cualquier caso, el procesador termina de ejecutar la instrucción en curso, porque de otra forma se producirá so caos en su interior. A continuación salta a una rujua de

Figura 6.23 La pila del 280 tras una inte-

Figura 6.24 Protección de algunos registros obvias: es una técnica sencie físico y mantiene todas las con el programa. El incouvei mayor parte del tiempo del a dispositivos que no necesisosa, podría hacer que llegase necesitan

e otro mecanismo que deje al ulos útiles, en lugar de oblila los periféricos. De todas muestreo se emplea muchisino está muy sobrecargado, ción del sistema. Estudiemos ste al muestreo: la interrup-

UFFER ADDRA

rse en la figura 6.19. Una da linea de interrupciones, el microprocesador. A esa ispositivos de entrada/salio de una señal que uno de Veamos de que forma

r termina de ejecutar la l forma se produciría un l salta a una rutina de manipulación de interrupciones, que se encargará de llevar el cacos como se produce un salto, es necessrio guardar en la pila el contenido del contador del programa: por tanto, cualquier interrupción dele determinar atomatistamente la conservación del contador del programa en la pila. También hay que conservar automaticamente el ergistro de estado F. ya que su contenido se verá alterado por las instrucciones que sigan. Y, por último, será preciso preservar en la pila dodos los registros internos susceptibles de ser modificados por la rutina (vêanse figuras 6,23 y 6,24).

Figure 8.23 is sits det 280 tras une intemotion




Figura 6.24 Actección de algunos registros Il sobajo

> Una vez a salvo todos los registros que sean menester, puede saltarse a la dirección de manipulación de interrupciones. Al final de la rutina se restauran todos los registros y se ejecuta un retorno de interrupción especial, que tiene por objeto permitir la continuación del programa principal. Vamos a estudiar con más detalle la linea de interrupciones del Z80.

INTERRUPCIONES EN EL 780

Una interrupción es una señal no sineronizada con el programa envida al microprocessador en cualquier momento en solicitud de servicio. Cuando un programa salta a una subrutina, se dice que ésta está sineronizada con aquél, es decir, organizada por el!, por el contrario. la interrupción puede producirse en cualquier momento y, por lo general, suspender la ejecución del programa en curso sin que éste lo "sega".

Como puede producirse en cualquir momento, se dice que a usincrona.

El Z80 dispone de tres mecanismos de interrupción: salótud del hus (BUSRQ), interrupción no enmascarable (NMI): interrupción normal (INT). A continuación estudiaremos la tres.

SOLICITUD DEL BUS

Es el mecanismo de interrupciones de máxima prioridad del Z80. La secuencia que desencadena aparece en la figura 636. Como norma general, el Z80 no percibirá ninguna interrunción hasta que no acabe con el ciclo de máquina en curso. La interrupciones NMI e INT no se obedecen hasta que no termina la instrucción que se está ejecutando, pero BUSRO e atiende en cuanto acaba el ciclo en curso, sin esperar a que termine la instrucción completa. Be utiliza para el acceso directo n la memoria (DMA), y hace que el Z80 pase n este modo. Si se ha llegado al término de una instrucción y hay pendientes señales NMI o INT, el Z80 las memoriza internamente activado los correspondientes biestables especiales. En modo DMA el procesador suspende todas las operacions y pasa los buses de datos y direcciones al estado de alta impedancia: este modo es utilizado habitualmente por un controlador DMA para efectuar transferencias entre un dispositivo de entrada/salida de eran velocidad y la memoria, empleando para ello los buses de dates y direcciones. El término de la operación se indica mediante una serie de niveles cambiantes BUSRO, momento en que d Z80 reanuda el funcionamiento normal, empezando por conprobar si están activados los biestables NMI o INT ran atender las interrupciones correspondientes.

Salvo que la sincronización sea muy importante, el programator no tendrá que preocuparse por el DMA. Lo inno que deberá tener en cuenta es que, si é i sistema cuenta con un controlador de DMA, este modo puede retrasar la respuesta a las interrusciones NMI e INT.

Interrupción no enmascarable

Debe su nombre a que el programador no puede impedir. El 280 la acepta siempre al término de la instrucción en cause, salvo que haya recibido solicitud por hus; si NMI se rebe durante una operación BUSRQ, se activa el biestable insen NMI y se atiende al término de la instrucción que sigue a BUSRQ. Figure 6.25 Secuencia de una interrupción ir momento, se dice que es

smos de interrupción; solicin no enmascarable (NMI) e atinuación estudiaremos los

les de máxima prioridad del a aparece en la figura 6.25. reibirá ninguna interrupción de máquina en curso. Las e obedecen hasta que no jecutando, pero BUSRO se n curso, sin esperar a que ntiliza para el acceso directo Z80 pase a este modo. Si se trucción y hay pendientes oriza internamente, activanpeciales. En modo DMA, el acions y pasa los buses de impedancia; este modo es olador DMA para efectuar de entrada/salida de gran para ello los buses de datos ración se indica mediante SRQ, momento en que el nal, empezando por comables NMI a INT para

tuy importante, el prograor el DMA. Lo único que el sistema cuenta con un de retrasar la respuesta a

dientes

ador no puede impedirla, le la instrucción en curso, t hus; ii NMI se recibe ctiva el biestable internoinstrucción que sigue a




Figura 8.25 Sissencia de una interrupción.

NMI provoca el PUSH automático del contador del programa en la pila y el salto a la dirección 0066H. cuyos dos bytes pasan al contador mencionado: representan, pues, la dirección de partida de la rutina de manipulación de NMI (véase figura 6.26).

Este mecanismo de interrupción se utiliza en situaciones de "emergencia", y no ofrece la flexibilidad de la interrupción enmascarable que explicaremos más adelante.

Téngase en cuenta que hay que cargar una rutina de interrrupciones en la dirección 0066H antes de usar NMI.

Cuando entra en acción, NMI desencadena la siguiente secuencia de operaciones:




Figura 6.26 NMI provoca la vectorización automática.

Acto seguido. NMI provoca la reanudación automática a la posición 066H. La secuencia completa de acontecimientos o la siguiente:

El estado del biestable de interrupciones filtrables IFFI presente en el momento de recepción de NMI se coseru automáticamente en IFF2. y a continuación se reincia pur evitar ulteriores interrupciones. Esto es importante para impufe la péridida de la prioridad inferior de INT y simplifica el spoet físico externo, porque el estado de cualquier INT pendiente conserva internamente en el 780.

La interrupción NMI suche utilizarse en situaciones de julprioridad, como reloj de tiempo real o fallo de la ilinentatión. El retorno de NMI se encarga a una instrucción espoid. RETN. retorno de una interrupción no enmassarable, a vitud de la cual se restaura el contenido de IFFI: a partir de IFF2.3 el del contacto del programa, a partir de su posición » la par Como IFFI se había retineindo durante la cjecución de NMI unante esta no puede laberse aceptado ninguan NNI estas lablos que el programador haya incluido una instrucción el lablos que el programador haya incluido una instrucción el mismo del mismo del programador haya incluido una instrucción el mismo del mismo del programador haya incluido una instrucción el mismo del mismo del programador haya incluido una instrucción el mismo del programador haya incluido una instrucción el mismo del programador del programador del programador del programador del mismo del programador del programado



reanudación automática en pleta de acontecimientos es

ilvaguarda el contador del ogramaj ilvaguarda IFF) inicia IFF)

tiva el manipulador de inrupciones) rupciones filtrables IFF1

inuación se reinicia para inuación se reinicia para importante para impedir INT y simplfica el soporte alquier INT pendiente se

ese en situaciones de alta b falio de la alimentación. una instrucción especial: enmascarable, en virtud FFI. a partir de IFF2, y de su posición en la pila, te la ejecución de NMI. lo ninguna INT externa la posición en la pila, te la ejecución de la piedo, pues perdida de perdida perdid Cuando acaba el manipulador de interrupciones, se produce la siguiente secuencia:

IFF2 → IFF1 (restaura el IFF)
PILA → PC (restaura el contador del programa)

Obsérvese que con el contenido de IFF1 se restaura la situación de admisión de interrupciones enmascarables.

Interrupción

La interrupcion normal comascarable INT puede actuar en tres modos, específicos del Z80, porque el 8080, solo dispone de uno. El programador puede enmascarar selectivamente la interrupción normal INT: cuando los biestables IFE el EF2 están en "1". el procesador recibe interrupciones; cuando se enmascaran e "0". las ignora. Estos biestables se activan a "1" medianta la instrucción El. y a "0" mediante DI (los dos se activan y se renicican simultáneamente). Pare evitar pérdidas de información, las interrupciones INT se ignoran durante la ejecución de las El y DI. Pasemos ya a estudar los tres modos de interrupcion.

Modo de interrupción

Este modo es identico al de 8808. El Z80 opera en modo 0 cuando se pone en marcha inicialmente (cuando se aplica la señal RESET) o cuando se ejecuta una instrucción 1M0. Una vez en este modo, se detecta una interrupción se el biestable IFF1 se enzuentra en 1. siempre que no se produzea al mismo tiempo una solicitud del bar a una interrupción no emassarrable. La interrupción no se detecta hasta el término de la instrucción en curso. El Z80 responde a la misma generadou una señal 10RQ y otra M1, pasando a situación de espera sin hacer nada más.

Las señales IORO y M1 debe detectarlas un dispositivo externo en uno operación llamanda sidentificación de interrupción o INTACK. y a continuación depositará una instrucción en el has de datos. En el ciclo siguente, el 280 espera a que el dispositivo externo deposite en el has deba instrucción, que mente el contacto del programa en la pila y provocan el salto a una dirección determinada. La ventaja de RST es que ocupa un solo byte; por tranto, se ejecuta rajudamente; tiene el inconveniente de que solo puede sultar a una de ocho posiciones de la pajaña 0 diferciones o 8 a 255. La instrucción CALL tiene la ventaga de ser un aclan del tipo general que espara que escutar con más lentitud.

Obsérvese que se ignoran todas las interrupciones que pudieran llegar a partir del instante en que empieza a trane una, porque IFFI e IFF2 passan automáticamente a "0.1, partir de este punto, el programador debe insertar una insisción El (que admite interrupciones) en la posición adexulo --y, en cualquier caso, antes del retorno de la interrupción e curso— si desea admitir torter para adicionales.

La figura 6.27 recoge la secuencia que corresponde a un interrupción de modo 0.



Figura 6.28 Guardar los registros

Figura 6.27 Modos de interrupción

El retorno de una interrupción se efectúa mediante sa instrucción RETI. Recordemos que el programador deb finizar casi siempre explicitamente la interrupción que ha atenda di dispositivo de E/S. y siempre debe restaurar la bandea de bloqueo de interrupciones. No obstante, el controlador de periféricos puede utilizar la señal INTACK para acabar on la solicitud INTY y liberar al programador de cesa terca.

Además, si la rutina de manipulación de interrupcioso modifica el contenido de cualquiera de los registros internos es responsabilidad exclusiva del programador guardarlos en la pla antes de ejecutar dicha rutina. En caso contrario, se destruita


odas las interrupciones que tte en que empieza a tratarse n automáticamente a "0". A dor debe insertar una instruces) en la posición adecuada retorno de la interrupción en licionales.

ncionales. ncia que corresponde a una

Figura 6.28 Sarder los regretros.

se efectita mediante una programador debe finalitrupción que ha atendido e restaurar la bandera de tante, el controlador de ACK para acabar con la lor de esa tarca, lación de interrupciones lación de interrupciones

lación de interrupciones los registros internos, es dor guardarlos en la pila contrario, se destruirían los contenidos de tales registros, y cuando el programa reanudase el funcionamiento normal se produciria un fallo. Supongamos, por ejemplo, que el manipulador de interrupciones va a utilizar los registros A. B, C, D, E, H y L, el programador debera guardarlos todos en la pila (véas figura 6.28)



El correspondiente programa es:

Al término de la rutina de manipulación de interrupciones hay que restaurar todos los registros; el mencionado manipulador acabará con las instrucciones;

POP HL POP DE POP BC POP AF

(salvo que El se hubiese utilizado en un punto anterior de la rutina)

También deben preservarse y restaurarse los registros IX e IY si los utiliza la rutina.

Modo de interrupción 1

Este modo entra en acción cuando se ejecuta la instrecció. IMI. Es un manipulador automático de interrupciones que provoca el salto a la posición 0038H. Es, pues, una instrución básicamente analoga a la interrupción NMI, con la dieva de que es emmascarable. El Z80 guarda automáticamente de contenido del PC en la pala (véase figura 6.39).




Figura 6.29 Modo de interrupción 1.

Esta respuesta automàtica que "sectoria" todas la sierupiones la dirección de menoria 28H tiene so origan el anecesidad del 8080 de reducir al minimo la cantidad del sobre de del sobre del con interrupciones. Su posibi inconveniente es que salla sobr a una posición de menorie, su partir abajar caba y urano dispositivos conectados a la linea INT, el program que empiese en la dirección 38H es verá obligado a determan mos sobre sete problema.

Hay que tener cuidado con la sincronización de esta interrupción, porque, al efectuar transferencias programadas de estrada y salida, el 280 ignora todos los datos que pueda habet en el bas correspondiene durante el ciclo que sigue a la interrupción (ciclo de identificación de la interrupción (ciclo de identificación de la interrupción (ciclo de identificación de la interrupción).

Modo de interrupción 2 (interrupción vectorial)

Este modo se activa mediante la instrucción IM2. Es use trupciones El vector de interrupcion es una dirección proporcionada por el dispositivo periférico que genera la parada; que se usa como apuntador de memoria para la dirección es ndo se ejecuta la instrucción ático de interrupciones que H. Es. pues. una instrucción ción NM1. con la diferencia guarda automáticamente el e figura 6,29).



'vectoriza" todas las inte-38H tiene su origen en la mo la cantidad de soporte interrupciones. Su posible a posición de memoria. Si la linea INT, el programa erá obligado a determinar ión: más adelante volvereión: más adelante volvere-

ncronización de esta intencias programadas de enos datos que pueda haber ciclo que sigue a la intet interrupción).

vectorial)

instrucción IM2. Es un storización automática de ón es una dirección proque genera la parada, y una para la dirección de partida de la rutina de tratamiento de interrupciones. El mecanismo de direccionamiento porporcionado por el 280 en modo 2 es indirecto; cada periferico suministra una dirección de salto de 7 bits que se mánde a la de 8 bis contenida en el registro capacia del 280 1; el bi O (situado en el extremo derecho de la dirección de 16 bits se pone « "O". lo que da tiugar a otra dirección que apunta hacia la entrada a una tabía situada en canalquer lugar de la memoria. La día una del las cuales es la dirección del manipulador de interrupciones de un dispositivo. Las figuras 6.30 y 6.31 listara esta situación.




Figure 6.30 Mado IIII interrupción 2

En este modo, el Z80 empuja automáticamente en la pija el contenido del contador del programa; es una precaución evidentemente necesaria, ya que el PC puede cargarse con el contenido de la entrada « la tabla de interrupciones correspondiente al vector proporcionado por el dispositivo.

Servicio de las interrupciones

En la figura 6.19 se hace una comparación gráfica entre el muestreo y la interrupción. Es fácil ver que la primera técnica obliga al programa a perder muchisimo tiempo tomando muestras.

El otro mecanismo detiene el programa, es atendido y deja que éste siga su curso normal. El inconveniente de la interrución es que obliga a añadir varias instrucciones al principio y al final que retrasan la ejecución de la primera instrucción de manipulador de interrupciones; son los servicios generales de des desenvienes.




Figura 6.31 Un ejemplo práctico de mo do 2.

Ejercicio 6.28: Calcule, a partir de las tablas de ciclos por intrucción del capítulo 4, el tiempo que se pierde en guada y restaurar los registros A, B, D y H.


Una vez aclarado el funcionamiento de las líneas de interrupción, nos centraremos en dos importantes problemas todavía pendientes:

- ¿Qué hacer cuando varios dispositivos solicitan una interrupción al mismo tiempo?
- terrupción al mismo tíempo?

 2. ¿Qué hacer si se presenta una interrupción mientras se atiende otra?

VARIOS DISPOSITIVOS CONECTADOS A UNA MISMA LINEA DE INTERRUPCIONES

Cada vez que ocurre una interrupción, el procesador sala a una dirección determinada, pero, antes de que pueda baser nada, la rutina de tratamiento de interrupciones debe determiFigura 6.32 Interrupciones muestreedes vectorizades.



tablas de ciclos por insue se pierde en guardar y H.

to de las líneas de inteortantes problemas toda-

ositivos solicitan una in-

nterrupción mientras se


DOS A UNA

n, el procesador salta a s de que pueda hacer upciones debe determinar de qué dispositivo procede la señal. Como es habitual, la identificación puede hacerse mediante el soporte lógico o mediante el físico.

En el primer caso se recurre al muestreo: el microprocesadorne pregunta a un dispositivo: "¿has solicitado una interrupción?" Si la respuesta m negativa, dirige la pregunta al siguente. La figura 6.32 recoge el método. El programa de muestreo es el siguiente:

	MUESTRA	IN	A. (ESTADO)	LEE EL ESTA-
		BIT	7. A	CION EL DIS
		JP	NZ, UNO	POSITIVO? EN CASO AFIR MATIVO, ATEN- DERLA
		IN BIT JP	A. (ESTADO2) 7. A NZ. DOS	DEKLA

El soporte físico proporciona la dirección del dispostivo, a la par que la solicitud de interrupción.



ctc.

Figure 8.32 Interrupciones muestreadas y recionzadas.

> Para ser más exacto, cuando se opera en modo 0, el controlador del periférico deposita una instrucción RST de un byte o una CALL de tres bytes en el bus de datos como respuesta al reconocimiento de interrupción, lo que automatiza la vectorización de interrupciones y reduce el tiempo de servicio necesario.

Tengase en cuenta que hace falta una instrucción de llumals a subrutina, porque el Z80 no guarda el PC cuando funcion en modo 0.

En la mayor parte de los casos la velocidad de respuesta una interrupción no es crucial, por lo que se emplea el mezasmo de muestreo. Pero si ese tiempo es crucial, hay que recurir al soporte físico.

INTERRUPCIONES SIMULTANEAS

El siguiente problema es la solicitud de una interrupción durante la ejecución de una rutura de manipulación de interrupciones. Varmos a ver lo que courre y cómo puede usarse la para salir del paso. En el capítudo 2 ya adelantamos que esta función era una de las primordiales de la pila, y ahora vamas demostratia. El problema general se instarse na la figura 63/4 na la que el tiempo transcurre de izquierda a derecha; la por interior de la misma recoge el contentido de la pila. Emparado por la izquierda, en el momento TO está en marcha el progue programa. Pe el detirene, como queda indicado en la parte ristior de la figura. La pila contiene, como mínimo, el contalor de programa. Pe el engiero de stado de P. más cualesquieta osta registros guardados por el manipulador de interrupcione e pe la propia II.

Figura 6.33

Varios dispositivos compartiendo una misma línea de interrupcionas.



En TI empieza a giecutarse II. En T2 se produce la sise rrupción 12, que en este cjemplo supordernos de princida superior a 11. Si hubiera tenido menos prioridad, m habé igioracido hasta la terminación de 11. En T2 se llevan a la pla los registros de 11. como indica la parte inferior de la finariori, una vez más se guardam en la plal los contenidos del contador del programa y de AF. Además, la rutim de 12 podra repuedo 12 se escucia hasta que termina en el momento 13.

Cuando acaba —con una instrucción RETI—, el contendo de la pila pasa automáticamente al Z80, como se ve en la part inferior de la figura 6.34, de manera que se reanuda tambie automáticamente la ejecución de II. Pero en T4 yuelve a prodaFigura 6.34
El contenido de la pila durante una serie de interrupciones múltiples.

Resumen


a una instrucción de llamada arda el PC cuando funciona

la velocidad de respuesta a lo que se emplea el mecanismatricial. hay que recurrir

EAS



in T2 se produce la inteupondremos de prioridad, mos prioridad, se habria en prioridad, se habria utte inferior de la ilustratura de la polica de las, la ruina de 12 podria de este momento, la inteniura en el momento T3, do RETI—, el contenido O, como se ve nía parte que se reanuda también ro en T4 vuelve a producinse una nueva interrupción 13 de mayor prioridad: los registros de 11 vueben orta vez a la pila. La nueva interrupción se ejecuta entre T4 y T5, punto en el que concluye. El contenido de la pila pasa de nuevo al 280, y prosigue la ejecución de 11, que en está ocasión avanza sin más interrupciones hasta terminar en T6. En este momento, los registros que estaban guardados en la pila pasan al 280, y conimáa la ejecución del prograpila y actá vasia fel número de lineas de puntos que señalan la interrupción del programa corresponde al de niveles almacenados en la pila;



Etentenido de la pila durante as seus de interrupciones néliples.

Reura 6.34

Ejercicio 6.29: Supongumos que el área a disposición de la pila en un programa determinada está limitado a 200 posicimes, que es preciso guardar todos los registros y que el programulor permite la existencia de interrupciones internas, es decir, de interrupciones charo de interrupciones. ¿Cula será el máximo minero de éstas admisible simultáneamente? ¿Hay alquín otro factor cospo de reducir todosta más se en inical factor cospo de reducir todosta más se en inical factor cospo de reducir todosta más se en inical.

Hay que subrayar que los microprocesadores no suelen estar conectados a una cantidad grande de dispositivos generadores de interrupciones, por lo que la probabilidad de que se produzcan muchas simultáneamente es baja.

Ya hemos resuelto todos los problemas asociados habitualmente a las interrupciones. El mecanismo es fácil de manejar, y hasta el programador sin experiencia debe ser capaz de utilizarlo con aprovechamiento.

Resumen

Hemos pasado revista en este capítulo a todas las técnicas de comunicación con el mundo exterior. Desde las rutinas de entrada/salida más elementales hasta programas de comunicación con periféricos reales, hemos aprendido a desarrolar sola las rutinas normales, y hasta hemos analizada la eficias depar de programas de referencia de transferencia en parale par de programas de referencia de transferencia en parale conversión paralelo a serie. La parte final del capito e la dedicado e la organización del trabajo con varies perificamediante los mecanismos de muestro e interrupción. A sistema pueden conectarse muchos otros dispositivos de ensistema pueden conectarse muchos otros dispositivos de reales alta del parales de la dafastida de la naturaleza más dispara, pero con las tissos expuestas y si se comprende su funcionamiento, debe ser polirecolor ra la mavor parte de los problemas.

En el capitulo pròximo veremos las características de la pastillas de conexión de entrada/salida que suelen acoplare al Z80, para considerar a continuación las estructuras básicas de datos que puede emplear el programador.

- Ejercicio 6.30: Calcidires la duración del servicio en modo 0 sp. niendo que se guardan todos los registros y que se refise instrucción RST en respuesta a la detección de la intención. El servicio es el retraso total producido cuando se cosde una interrupción, con exclusión del debido a la ejecciós te las instrucciones necesarias para tratar la interrupción pujo mente delto.
- Ejercicio 6.31: Los LED de 7 segmentos no sóio sirten por representar las cifras del sistema hexadecimal. Determinene los cádigos de representación de: H. I, J. L. O, P, S, U. Y, g, k, l, j, l, n, o, p, r, t, u, y.
- Ejercicio 6.32: La figura 6.34 recoge el diagrama de fujo de tratamiento de una interrupción. Responda a las siguente preguntas:
 - a) ¿Oué hace el soporte lógico y qué el físico?
 - b) ¿Para qué sirre el enmascaramiento?
 c) ¿Cuántos registros deben guardarse?
 - d) ¿Cóma se identifica el dispositivo interruntar?
 - e) ¿Qué hace la instrucción RET1? ¿En qué se diferencia de un retorno de subrutina?
 - ¿Cómo podría solucionarse una situación de desbordamento de la pila?
 - g) ¿Qué tiempo de sercicio ("tiempo perdido") introduce é mecanismo de interrupción?

Figura 6.35 Lógica de una interrupción. aprendido a desarrollar todas so analizado la eficacia de un transferencia en paralelo y de arte final del capítulo se ha abajo con varios periféricos estreo en interrupción. A un otros dispositivos de entraspar, pero con las técnicationamiento, debe ser posible oblemas.

os las características de las lida que suelen acoplarse al n las estructuras básicas de amador.

del servicio en modo 0 suporegistros y que se recibe una la detección de la interrupl producido cuando se atiendel debido a la ejecución de ratar la interrupción propia-

nentos no sólo sirven para exadecimal. Determínense los J. L. O. P. S. U. Y. g. h. i.

e el diagrama de flujo del Responda a las siguientes

qué el físico? miento? darse? ivo interruptor?

? ¿En qué se diferencia de situación de desbordamien-

po perdido") introduce el




Figura 6.35 1945 de una interrupción.



Introducción

7 Dispositivos de entrada/ salida

Introducción


III "PIO estándar"

No existe el "PIO estàndar", pero todos los fabricantes de las distintas marcas con el mismo fin funcionan bàsicamente igual. La finalidad de un PIO es proporcionar una conexión multipuerta a los dispositivos de entradicialés ten puerta no es más que un juego de 8 lincas de entradajulida Cada PIO proporciona al menos dos juegos de lineas de 3 la a los dispositivos de EJS. Estos necesitan siempre una memori auxiliar para estabilizar el contenido del base de dato, sy hi menos a la salida. Los PIO dispondirán, por tanto, de al mote una memoria auxiliar por puerta.

Como ya se ha dicho el microprocesador utilia par comunicarse con los dispositivos de E/S un measissia de acoplamiento o de interrapción; los PIO se comunican en la periféricos de forma parecida, y para ello disponen de se mínimo de dos líneas por puerta para efectuar la función de

El microprocesador necesita saber el estado de cada una é las puertas, para lo que, a tal fin, cuenta con uno o más hará estado. Por último, cada PIO dispone de una serie de reassa que configuran sus posibilidades. Para específicar las opinis de programación, el usuario tiene que acceder a un regas especial interno del PIO llamado registro de control: en alguna casos. la información de estado forma parte de este resiste.

Esencial a cualquier PIO es la posibilidad de configure cada una de las lineas como de entrada o de salda La figura 7.1 recoge el esquerma de un PIO. Todas las puertas dopotes de un registro de dirección de datos que sirve para progranta dirección de las lineas. En muchos PIO, un bit "0" en un posición de ese registro significa entrada, y un "1", salda Ziagutiliza la convención contrata.



Quizá resulte sorprendente utilizar "0" para la entrada y "1" para la salida, cuando, en realidad, es más natural adjud-

Figura 7.1 Un PIO típico. sitivos de entrada/salida (una de 8 lineas de entrada/salida), dos juegos de lineas de 8 bits ecesitan siempre una memoria ido del bus de datos, por lo adrán, por tanto, de al menos

de E/S un mecanismo de s PIO se comunican con los para ello disponen de un para efectuar la función de

ber el estado de cada una de uenta con uno e más bits de one de una serie de recursos para especificar las opiones que acceder a un registro que acceder a un registro ma parte de control; en algunos yma parte de este registro, ma parte de este registro. posibilidad de configurar trada o de salida. La figura Todas las puertas disponen que sirve para programar la pue sirve para programar la B PIO, un bit "O" en una rada, y un "I", salida. Zilog rada, y un "I", salida. Zilog



ar "0" para la entrada y id, es más natural adjudi-

car "O" a la salida (Quiput en inglés) y -1" a la entrada (Input), pero se trata de una elección deliberada: cuando se aplica al sistema la alimentación, es may importante que todas las lineas de E/S estén en configuración de entrada, porque en caso contrario, a de microprocesado está entrada, perdente pelescos de podración (reset; normalmente como los estados en configuradas como entradas. Las conceines con el microprocesados a 0, de manera que todas las lineas del PIO quedan configuradas como entradas. Las conexiones con el microprocesador están representadas a la turquirad de la figura mencionada. Como es natural, el PIO se conecta al hus de datos de 8 bis sa de dirección están esta entra y al de control del microprocesador. El programador on tiene más que específicar la dirección de cualquiera de los resistros del PIO a) que desse acceder.

REGISTRO INTERNO DE CONTROL

Este registro cuenta con una serie de opciones de generación y detección de interrupciones o de cjecución automática de la función de acoplamiento. No es necesario hacer aqui una descripción completa de sus recursos; el usuario del sistema no tiene más que consultar la hoja de caracteristicas, que recoge el efecto de activar los diferentes hists del negistro de control. Cada mendionado registro de la función de la func

Programación de un PIO


La siguiente seria una secuencia tipica de empleo de un canal de PIO (suponiendo una entrada):

Carga del registro de control

So efectióa mediante una transferencia programada entre un registro del Z80 (por lo general, el acumulador) y el registro de control del PfO. De esta forma quedan activadas las opciones y el modo de funcionamiento del PfO (véase figura 7.2). Normalmente sólo se hace una vez, al principio del programa.

Carga del registro de dirección

Especifica la dirección en que deben utilizarse las líneas de E/S (véase figura 7.3).



Lectura del estado

El registro de estado indica si hay o no un byte válido a le entrada (véase figura 7.4).

Figura 7.5 Emplea de un PIO lectura de


Figure 7.4 Empleo de un PIO, lectura del

Figura 7.3

dirección del dato.

Figura 7.2


registro de centrol.



o no un byte válido a la


figura 7.5 Espleo de un PIO Sectora de

Igua 7.4



Lectura de la puerta

El byte se lee en el Z80 (véase figura 7,5).



El PIO Zilog Z80

Es un dispositivo de dos puertas, de arquitectura esaculmente compatible con la que acubamos de describir com estándar. La disposición de las patillas aparece un la figura 7/6/ el dispranta de bloques en la 7.7.




Figura 7.6 Patillas del PIO del Z80

Cada una de las puertas del PIO tiene seis registros: 100 é entrada. de 8 bits; 1070 de salida, también de 8 bits; 100 de control en modo, de 2 bits; 100 de máseara, de 8 bits; 100 de selección entrada/salida (dirección), de 8 bits; 100 de control de la máseara, de 2 bits. Los tres últimos sólo se usan cuado la puerta está programada para funcionar en modo bit.

Las puertas tienen cuatro modos de funcionamiento, que e seleccionan mediante el registro de control en modo de 2 bis salida de byte, entrada de byte, bus bidireccional y bit.

Los dos bits del registro de control de la máscara los carp el programador y específican el estado alto o bajo del perifento que debe controlarse y las condiciones en que puede generas una interrupción.

El registro selector de entrada/salida de 8 bits permit disponer cada una de las patillas en dirección de entrada o de salida cuando se opera en modo bit.


PROGRAMACION DEL PIO ZILOG

Una secuencia para usar el PIO en modo bit, por ejemplo, seria:

Pigura 7.7 Diagrama de bioques del PIO

E

ertas, de arquitectura esencialacabamos de describir como tillas aparece en la figura 7.6 y



O tiene seis registros: uno de también de 8 bits; uno de máscara, de 8 bits; uno de de 1 bits, y uno de control iltimos sólo se usan cuando uncionar en modo bit.

s de funcionamiento, que se control en modo de 2 bits: ss bidireccional y bit, rol de la máscara los carga do alto o bajo del periférico nes en que puede generarse

/salida de ll bits permite dirección de entrada n de it.

OG

en modo bit, por ejemplo,

Cargar el registro de control en modo para especificar el modo bit.

Cargar el registro selector de entrada/salida de la puerta A. para especificar que las líneas 0-5 son entradas y las 6 y 7 salidas.

A continuación podría leerse una palabra leyendo el contenido de la memoria auxiliar de entrada.




figura 7.7 Zigozna de bloques del PIO

Además, podria utilizarse el registro de filtro para especías las condiciones de estado.

El lector interesado en una descripción detallada del funcinamiento del PIO deberá consultar el libro de esta mista colección Z80 Applications Book.

El SIO 780

El SIO (entrada y suida en seriel es un perifério é a catalles construido para facilitar las comunicaciones saixems en serie. Contiene un receptor-transmiser asincrano asive (UART) y su función principal es efectuar la conversión desvi a parallelo, y viceversa. No obstante, la pastilla dispore recursos muy refinados, como la manipulación automito de protocolos complejos organizados por bytes. Como IBM tisicrano a HDIC y SDIC. do no rotocolos caractaçados no tilo.

Además, puede funcionar en modo sincrono, como ul USRT. y generar y verificar dodigos CRC. Dispone de la modos muestreo, interrupción y transferencia de bloques descripción completa de este dispositivo está fuera del subte de este texto introductorio, y aparece en el mencionado 28 Austriantes Busis.

OTRAS PASTILLAS DE E/S

Dado que el Z80 se utiliza habitualmente como sustituto di 8080, se ha construido de forma que pueda combinarse coa cas todas las pastillas de E/S de éste, además de con las suja específicas fabricadas por Zilog. Todas las pastillas de E/S 808 pueden considerarse compatibles con un sistema Z80.

Resumen

Para sacar partido a los componentes de entradasfalís la que conocer perfectamente la función de cada bio e grupe le bias de los diversos registros de control. Estas nuevas positica, de estructura compleja, automatizan muchas operaciones que antes se confiaban al soporte lógico o a alguna lógica opendi. Más en concreto, los componentes como el 500 automatiza muchas de las operaciones de acoplamiento. Con la toloras ción de este capitalto, el ector estará en condiciones de entede las funciones de las señales y los registros básicos. Cono o natural, seguirian apareciendo nueves componentes que codirán al soporte fisico la ejecución de algoritmos todravia más complicados. zistro de filtro para especificar

cripción detallada del funcioltar el libro de esta misma

errie) es un periférico de des so comunicaciones astinctonas so somunicaciones astinctonas assinistra astinerono universal fectuar la conversión de serie ante. la pastilla dispone de por bytes, como IBM bisinceolos organizados por bis. modo sinerono, como un gos CRC. Dispone de los ransferencia de bloques. La sitivo está fuera del alcance rece en el mencionado Z80 rece el mencionado Z80 rece el mencionado Z80 rece el mencionado Z80

ualmente como sustituto del e pueda combinarse con casi además de con las suyas las las pastillas de E/S 8080 en un sistema Z80.

entes de entrada/salida hay ni de cada bit o grupo de trol. Estas nuevas pastillas, ni muchas operaciones que o a alguna lógica especial. como el SIO automatizan lamiento. Con la informaen condiciones de entender egistros básicos. Como es econfiaa algoritmos todavía más a algoritmos todavía más a algoritmos todavía más a lagoritmos todavía más



Introducción

Borrado de u

Aplicaciones

Introducción

Este capitulo presenta una serie de programas de aplicación práctica persandos para poner a prueha sus conocimientos de programación. Estos programas o "rutinas" de enomientos de frecuencia en aplicaciones más amplias y se conocerco "rutinas de servicio". Su creación obliga a una sintesis de los conoccimientos y técnicas adquiridos en los anteriores capitulos conoccimientos y técnicas adquiridos en los anteriores capitulos.

Tendremos ocasión de tomar caracteres de dispositivo de E/S para someterios a distintos tratamientos, pero antes de liegar a eso aprenderemos a borrar un área de la menoria teosa que no siempre será necesaria; tiengase en cuenta que estos programas se presentan exclusivamente como ejercicios de programación,

Borrado de una sección de memoria

Deseamos borrar igualar a cero los contenidos de la memoria comprendidos entre las direcciones BASE y BASE ± LONGITUD. siendo LONGITUD inferior a 256. El programa es:

CEROM	LD	B, LONGITUD	CARGAR LONGI-
	LD LD	A, 0 HL, BASE	BORRAR A APUNTADOR A LA BASE
BORRAR	LD	(HL). A	BORRAR LA POSI- CION A
	INC	HL	APUNTADOR A LA POSICION SI-
	DEC	В	GUIENTE DECREMENTAR EL CONTADOR
	JR	NZ, BORRAR	FIN DE LA SEC-
	RET		CION?

En el programa se supone que la longitud de la sección de memoria es igual a LONGITUD. El par de registros Hl. si utiliza como apuntador m la palabra en curso que debe bornase. El registro B. como es habitual, se emplea como contador.

El acumulador A se carga una sola vez con el valor 0 (toto ceros), y a continuación se copia en posiciones de memori sucesívas.

En un programa de verificación de memoria, por ejempla, esta rutina de servicio serviria para poner a 0 el contenido de un bloque; a continuación, el programa comprobaria, de la forma habitual, a su contenido sigue siendo 0.

Lo que acabamos de ver es la ejecución normal de una rutina de borrado, que todavía puede mejorarse, como demostra esta nueva versión:

CEROM	LD	B, LONGITUD
	LD	HL, BASE
BUCLE	LD	(HL), 0
	INC	HL
	DJNZ	BUCLE
	RET	

Se han introducido dos mejoras, que consisten en la eliminación de la instrucción LD A.O, en la carga de un "0" direstimente en la posición señalada por H y L y en el uso de la instrucción especial del Z80 DINZ.

Este ejemplo pone de relieve que la primera versión de un programa, aunque sea perfectamente correcta, casí siempre puele mejorarse estudiándola atentamente. Para introducir mejoras es imprescindible estar muy familiarizado con todas las instructos. Muestreo de

TUD CARGAR LONGITUD EN B
BORRAR A
APUNTADOR A
LA BASE
BORRAR LA POSICION SI
APUNTADOR A
LA POSICION SI
GUIENTE
DECREMENTAR
EL CONTADOR
AR
JEIN DE LA SEC-

la longitud de la sección de El par de registros HL se à en curso que debe borrarse emplea como contador. ola vez con el valor 0 (todo en posiciones de memoria

CION?

de memoria, por ejemplo, poner a 0 el contenido de grama comprobaria, de la ue siendo 0.

ejecución normal de una e mejorarse, como demues-

TUD

ue consisten en la climinacarga de un "0" directa-H y L y en el uso de la

la primera versión de un precta, casi siempre puede ara introducir mejoras es con todas las instrucciones. Es importante señalar que las mejoras no son sólo cosméticas, sino que realmente aumenta la velocidad de funcionamierto del programa, reducen el número de instrucciones y, por tanto, el espacio de memoria, y, por lo general, aumentan de paso la legibilidad; por consiguiente, la facilidad de corrección del mismo.

Ejercido 8.1: Escribo um programa de cerificación de memoria que iguale a 0 un hoque de 256 palabras y que a continuario compruebe si hu; un 0 en cada posición. Acto seguido excribirá todo unos; y volored a comprobar el contenido del hou-Hecha esto repetirá el proceso escribiendo 01010101 y 10101010.

Ejercicio 8.2: Modifiquese el programa del ejercicio anterior en el sentido de ocupar la sección de memoria primero todo con ceros y « continuación todo con unos.

Vamos ahora a hacer un muestreo de los dispositivos de E/S para averiguar cuáles necesitan servicio.

Muestreo de dispositivos de E/S

Supondremos que tales dispositivos están conectados a nuestro sistema. Sus registros de estado se encuentran en las direcciones ESTADO1, ESTADO2 y ESTADO3. El programa es el siguiente:

PRUEBA	IN	A, (ESTADO1)	LEER ESTADOI
	BIT	7. A	TEST BIT "LISTO"
	JP	NZ. UNO	SALTAR A MANI-
	IN	A, (ESTADO2)	LO MISMO PARA DISPOSITIVO 2
	BIT	7. A NZ. DOS	
	IN	A. (ESTADO3)	LO MISMO PARA EL DISPOSITIVO 3
	BIT	7, A NZ, TRES	

(salida sin resultado)

Como resultado de la instrucción BIT, el bit Z de las bando ras de estado se activa a 1 si el ESTADO . O. JP NZ ísalto si no es igual a 0) provoca una bifurcación a la rutina ENE correspondiente.

Introducción de caracteres

Supongamos que acabamos de observar que hay un caracter listo en el teclado; vamos a acumular varios más en un área de memoria llamada DEPOSITO hasta que encontremos uno especial, SPC, cuyo código ya ha sido definido.

La subrutina TOMCAR toma un carácter del teclado (véase el capítulo 6 para más detalles) y lo deposita en el acumulador. Supongamos que no pueden tomarse más de 256 caracteres su que aparezca SPC.

SERIE	LD	HL, DEPOSITO	SEÑALA AL DE- POSITO
BUCLE	CALL	TOMCAR	TOMAR UN CA- RACTER
	CP	SPC	VERIFICAR III
	IR.	Z. FUERA	CIAL JR :HALLADO?
	LD	(HL). A	A L M A C E NAR CAR EN EL DE-
	INC	HL.	POSITO S I G U I E NTE
	1190	HL	POS DEPOSITO
	JR	BUCLE	TOMAR SI- GUIENTE CAR
FUERA	RET		

Ejercicio 8.3: Tratemos de mejorar esta rutina básica:

a) Devuélvase el carácter al dispositiro (un teletipo, por ejemplo).

b) Compruébese que la serie de entrada no tiene más de 256 caracteres. Ya tenemos una serie de caracteres en la memoria auxiliar (DEPOSITO), que podemos someter a diversos tratamientos

Verificación de un carácter

Vamos a determinar si el carácter situado en la posición de memoria LOC es igual n 0, n 1 o a 2;

Verificación d

n BIT, el bit Z de las bande-TADO es 0. JP NZ (salto si furcación a la rutina ENE

observar que hay un caacumular varios más en un TO hasta que encontremos

ha sido definido. carácter del teclado (véase deposita en el acumulador. más de 256 caracteres sin

ITO SEÑALA AL DE-TOMAR UN CA-RACTER VERIFICAR SI ES EL ESPE-CIAL JR HALLADO? ALMACENAR CAR EN EL DE-SIGUIENTE POS DEPOSITO

> SI-GUIENTE CAR

TOMAR ita rutina básica: positivo (un teletipo, por

trada no tiene más de 256 s en la memoria auxiliar diversos tratamientos.

ituado en la posición de

		1.100	TOMAR UN CARACTER
CUD	CP	A (LOC)	ES CERO?
			SALTAR A RUTINA
	JP	Z, CERO	
	CP	01	¿ES UNO?
	JP	Z, UNO	
	CP	02	¿ES DOS?
	JP	Z, DOS	
	JP	NOVISTO	FALLO

Nos hemos limitado a leer el carácter y a aplicar la instrucción CP para comprobar su valor.

Vamos a realizar ahora una berificación de diferente naturaleza.

Verificación de intervalo

Se trata de determinar si el carácter ASCII que ocupa la posición de memoria LOC es una cifra comprendida entre 0 y 9:

INTER	LD	A.(LOC)	TOMAR UN CARAC-
	AND	7FH	FILTRAR EL BIT DE
	CP	30H	PARIDAD ASCHO
	JR	C. FUERA	¿CARACTER MUY BAJO?
	CP	39H	ASCI19
	JR	NC, FUERA	¿CARACTER MUY ALTO?
	CP	A	FORZAR BANDERA
FUERA	RET	SALIDA	

El carácter ASCII "0" se representa en hexadecimal por "30" o por "B0", según se use o no bit de paridad. De la misma forma, el carácter ASCII "9" se representa como "39" o como "B9".

El obietivo de la segunda instrucción del programa es borrar el bit de paridad 7, si es que se estaba utilizando, para que el programa sea aplicable en cualquier caso. A continuación se compara el valor del caracter con los ASCII "0" y "9"; al emplear una instrucción de comparación, la bandera Z se activa a I si el resultado es positivo. El bit de acarreo se activa si hay acarreo, y se quita en caso contrario. En otras palabras: cuando se usa una instrucción CP, el bit de acarreo se activa ni el valor del literal que aparece en la instrucción es superior al valor contenido en el acumulador. y se pone a "0" si il igual a menor.

La última instrucción, CP A, fuerza un "1" en la banden 2 que se usa para indicar a la rutina de llamada que el caráte de CAR está realmente comprendido en el intervalo 0-9. Paste emplearse cualquier otra convención, como cargar una cára el el acumilador para indicar el resultado de la comprobación.

Eiercicio 8.4: ¿Equivale al de arriba el siguiente programa?:

LD	A.(CAR)
SUB	30H
JP	M, FUERA
SUB	10D
JP	P, FUERA
ADD	100

Ejercicio 8.5: Determínese si un carácter ASCII contenido en é acumulador es o no una letra del alfabeto.

Observaré que en las tablas ASCII se empléa con frecasas la paridad; ais, el equivalente del ASCII "0" es 101000" in colégio de "1 cifras. Pero trabajando en pardad imput, periemplo, se garantiza que el mômero total de unos de sus palabra es impar; el codigo pasaria a ser "10110000" (es lu nicorporado un "1" adicional a la izquierda, gor equivals "90" en hexadecimal. Vamos, pues, a crear un programa guerador de paridade.

Conversión d

Generación de paridad

Este programa genera paridad par con el bit 7:

PARIDAD	LD	A.(CAR)	TOMAR UN CA-
	AND	7FH	BORRAR EL BIT DE PARIDAD
	1P	PE, FUERA	VERIFICAR SI LA
			PARIDAD YA ES PAR
	OR	H08	ACTIVAR EL BIT DE PARIDAD
FUERA	LD	(LOC), A	ALMACENAR EL

trucción es superior al valor se pone a "0" ni es igual o

nerza un "1" en la bandera Z, la de llamada que el carácter ido en el intervalo 0-9. Puede cón, como cargar una cifra en sultado de la comprobación.

ba el siguiente programa?:

ácter ASCII contenido en el

CII se emplea con frecuencia ASCII "0" es "0110000", un do en paridad impar, por ero total de unos de una ía a ser "10110000" (se ha izquierda), que equivale a a crear un programa gene-

par con el bit 7:

TOMAR UN CARACTER
BORRAR EL BIT
DE PARIDAD
VERIFICAR SI LA
PARIDAD YA ES
PAR
ACTIVAR EL BIT
DE PARIDAD
ALMACENAR EL
RESULTADO

El programa utiliza el circuito interno de detección de paridad de que dispone el Z80.

La tercera instrucción — JP PE, OUT— comprueba si la paridad de la palabra del acumulador es ya par o no: el resultado es positivo al la respuesta es afirmativa (PE), lo que da lugar a la salida (FUERA).

Si la paridad no es par, es decir, si la instrucción de salto no se ejecuta, significa que es impar y que debe escribirse un "1" en el bit 7, operación de la que se encarga la cuarta instrucción:

OR SOH

Por último, el valor resultante se guarda en la posición de memoria LOC.

Ejercicio 8.5: Con el circuito interno de detección de partidad, el problema anterior resulta demastada seucillo de resdeval, modo de ejercicio, trate abora de solucionarlo sin contar con dicho circuito: desplace el contenido del cumulador y cuerte el número de unos para determinar el bit que debe escribirse en la posición de pardada.

Ejercicio 8.7: Con el programa anterior como ejemplo, verifique la paridad de una palubra. Debe calcular la paridad correcta y compararla con la esperada.

Conversión de código: ASCII a BCD

Pasar el código ASCII al BCD es muy sencillo. Observará que la representación bexadecimial de los caracteres ASCII comprendidos entre 0 y 9 va de 30 a 39 o de B0 a B9, dependiendo de la paridad. La representación BCD se obtiene simplemente añadiendo el "3" o la "B", es decir, filtrando el nibble (cuatro bits) de la siguierda:

ASCBCD	CALL	INTER	COMPROBAR SI EL CAR ESTA EN-
	JP	NZ, ILEGAL	TRE 0 Y 9 SALIR SI CAR ES ILEGAL
	AND	0FH	FILTRAR NIBBLE SUPERIOR
	LD	(BCDCAR), A	ALMACENAR EL RESULTADO

Ejercicio 8.8: Escribuse un programa para pasar de BCD a ASCII.

Ejercicio 8.9: Escríbase un programa para pasar de BCD a biunrio (es un problema más dificil de resolver).

Un consejo: el BCD $N_3 N_2 N_1 N_0$ equivale al binario ((($N_3 \times {}^{10}$) + N_2) × 10 + N_1) × 10 + N_0 .

Para multiplicar por 10 se hace un desplazamiento a la izquierda (= \times 2), otro más (= \times 4), una instrucción ADC (= \times 5) y otro desplazamiento a la izquierda (= \times 10).

En notación BCD completa, la primera palabra puede comtener la cuenta de cifras BCD. e hibble siguiente el signo y culuno de los demás nibbles una cifra BCD (suponemos que m hay coma decimal). El último nibble del bloque puede permasocer sin utilizar.

Figura 8.1 El mayor elemento de una la

Conversión de hexadecimal a ASCII

"A" contiene una cifra hexadecimal, y no tenemos más que añadir un "3" (o una "B") al nibble izquierdo:

AND 0FH CERO EN EL NIBBLE IZ
QUIERDO (OPCIONAL)
ASCII
CP 3AH
JP M.FUERA
(**ORRECCION**) DF A A F
CORRECCION** DF A A F

Ejercicio 8.10: Realicese la conversión de HEX a ASCII suponiendo que se trabaja en formato empaquetado (dos cipas hexadecimales en A).

Búsqueda del elemento mayor de una tabla

La dirección de partida de la tabla se encuentra en la dirección de memoria BASE. La primera entrada de la nima es el número de bytes que contiene. El programa se ensegará de buscar el mayor elemento de la misma del que detura el valor en A y la posición en la dirección de memoria INDICE.

El programa utiliza los registros A. F. B. H y L, y utiliza direccionamiento indirecto para poder buscar la tabla en culquier lugar de la memoria (véase figura 8.1).

rama pura pusar de BCD a

sa para pasar de BCD a binal de resolver).

 $N_1 N_0$ equivale at binario $0 + N_0$.

ace un desplazamiento a la ×4), una instrucción ADC la izquierda (= ×10).

primera palabra puede conbble siguiente el signo y cada a BCD (suponemos que no e del bloque puede permaneA MAX IN CURSO

DOMESTIC:

APPLYSTAGON
AND COMPACING
DOMESTIC:

APPLYSTAGON
AND COMPACING
DOMESTIC:

APPLYSTAGON
AND COMPACING
DOMESTIC:

CHEMINITO N

CHEMINITO N

Figura 8.1 E nayor elemento de una tasa

mal, y no tenemos más que le izquierdo:

EN EL NIBBLE IZ-DO (OPCIONAL)

SARIA CORRECCION?

CCION DE A A F

in de HEX a ASCII supoo empaquetado (dos cifras

na tabla

tabla se encuentra en la iniera cutrada de la misne. El programa se encarla misma, del que deposila dirección de memoria A, F. B. H y L. y utiliza

A, F, B, H y L, y utiliza s buscar la tabla en cualsura 8.1).

	MAX	LD	HL. BASE	DIRECCION DE LA TABLA
		LD	B. (HL)	NUMERO DE BY- TES DE LA TABLA
		LD	A, 0	BORRAR VALOR
		INC	HL	INICIALIZAR INDI-
		LD	(INDICE), HL	
	BUCLE	CP	(HL)	COMPARAR EN- TRADA
		JR	NC, CAMBIO	
		LD	A.(HL)	CARGA NUEVO VALOR MAXIMO
		LD	(INDICE). HL	CARGA NUEVO VALOR MAXIMO
	CAMBIO	INC	HL	SEÑALA LA EN- TRADA SIGUIENTE
		DEC	В	DECREMENTA EL CONTADOR
		JR RET	NZ. BUCLE	SIGUE SI NO ES 0

El programa comprueba la entrada enésima: sí es mayor que 0, pasa a A, y su posición se recuerda en INDICE: a continuación se comprueba la entrada n-1, y así sucesivamente. El programa funciona con enteros positivos. Ejercicio 8.11: Modifiquese el programa para que funcione también con números negativos en complemento a dos.

Ejercicio 8.12: ¿Funcionará el programa con caracteres ASCIL!

Ejercicio 8.13: Escribase un programa que clasifique n númera en arden ascendente.

Ejercicio 8.14: Escribase un programa que clasifique n nombres le 3 caracteres cada uno en orden alfabético.

Suma de N elementos

El programa que veremos a continuación calcula la suma éc le birs de N entradas positivas de una tabla. La dirección de partida de la misma se encuentra en BASE y su primera entra da contiene el número de elementos N. La suma de 16 birs e deposita en las posiciones de memoria SUMBI y SUMAL. Se requiriese más de 16 birs, sólo se conservarian los 16 infenios ten tal caso se díce que los superiores se truncan).

El programa modificará los registros A. F. B. H. L. IX. y supone que el número máximo de elementos no pasa de 256 (véase figura 8.2).

SUMN	LD	HL, BASE	APUNTA LA BASE DE LA
	LD	B.(HL)	TABLA LEE LA LON- GITUD EN EL
SUMIG	INC	HL	CONTADOR APUNTA A LA PRIMER ENTRADA
	LD	IX, SUMBJ	APUNTA AL RESULTADO,
	LD	(IX + 0), 0	INF BORRA RE- SULTADO, INFERIOR
BUCLESUM	LD LD	(IX + 1),0 A,(HL)	Y SUPERIOR TOMA EN- TRADA DE
	ADD	A.(IX + 0)	LA TABLA CALCULA SUMA PAR CIAL

rama para que funcione tamcomplemento a dos.

rama con caracteres ASCII? ia que clasifique n números en

a que clasifique n nombres de alfabético

inuación calcula la suma de una tabla. La dirección de BASE y su primera entra-III. La suma de 16 bits se ria SUMBJ y SUMAL, Si nservarian los 16 inferiores res se truncan).

tros A. F. B. H. L. IX. y elementos no pasa de 256


> APUNTA LA BASE DE LA TABLA LEE LA LON-GITUD EN EL CONTADOR APUNTA A LA PRIMERA ENTRADA APUNTA AL RESULTADO. INF BORRA RE-SULTADO. INFERIOR Y SUPERIOR TOMA EN-TRADA DE LA TABLA CALCULA SUMA PAR-CIAL

LD (IX + 0), A LA ALMACE-NA EN OTRO JR NC, NOACARR COMPRIJERA SI HAY ACA-INC (IX + 1)SUMA ACA-RREO AL BYTE SUP NOACARR INC HI. APUNTA A LA SIGUIEN-TF ENTRADA DEC DECREMEN-TA EL CON-TADOR DE BYTES JR NZ. BUCLESUM SIGUE SU-MANDO HASTA EL FI-NAI RET

Se trata de un programa muy sencillo que no precisa de más explicaciones.

Ejercicio 8.15: Modifiquese el programa anterior para:

- a) Calcular sumas de 24 hits. b) Calcular sumas de 32 hits.
- c) Detectar cualquier deshardamiento,



Sums de N elementos.

Cálculo del total de control

El total de control es una cifra o un grupo de cifras que se calculan a partir de un bloque de caracteres sucesivos. Dicho total se va calculando conforme se van almacenando los datos y se coloca al final de los mismos. Para comprobar la integridad de un dato, se lee, se vuelve a calcular el total de control y se compara con el valor almacenado: si hay discrepancia. Il que se ha producido un error o un fallo.

Para calcularlo se emplean varios algoritmos. En este caso aplicaremos la operación OR exclusivo a todos los bytes de una tabla de N elementos y dejaremos el resultado en el acumulador. Como es habitual, el inicio de la tabla reside en la direción BASE, y la primera entrada de la misma es el número de elementos N. El programa modifica los registros A, F, B, H, L;

N debe ser inferior a 256.

TCONT	LD	HL, BASE	CARGA LA DIREC-
			CION DE LA TABLA
	1.0	15	EN HL
	LD	B.(HL)	HACE N = LONGI-
	XOR	A	BORRA EL TOTAL
	AUK	Α.	DE CONTROL
	INC	HL	APUNTA AL PRI
			MER ELMENTO
BUCLE	XOR	(HL)	CALCULA EL TO
			TAL DE CONTROL
	INC	HL	APUNTA AL SI
			GUIENTE ELEMEN
	n.co		TO TO
	DEC	В	CONTADOR
	1R	NZ BUCLE	REPITE SI NO H
	310	IIZ, BUCLL	TERMINADO
	LD	(TCONT), A	CONSERVA EL TO
		(TAL DE CONTROL
	RET		

Transferencia

Cómputo de ceros

El programa cuenta el número de ceros de nuestra table habitual y lo deposita en la posición TOTAL. Modifica A, B, C H. L. F.

o un grupo de cifras que se caracteres sucesivos. Dicho ran almacenando los datos. Para comprobar la integrialcular el total de control y si hay discrepancia, es que

s algoritmos. En este caso to a todos los bytes de una l resultado en el acumulala tubla reside en la direcla misma es el número de os registros A, F, B, H, L;

CARGA LA DIREC-CION DE LA TABLA EN HL HACE N LONGI

HACE N = LONGI-TUD BORRA EL TOTAL DE CONTROL APUNTA AL PRI-MER EL MENTO.

MER ELMENTO
CALCULA EL TOTAL DE CONTROL
APUNTA AL SIGUIENTE ELEMEN-

TO
DECREMENTA EL
CONTADOR
REPITE SI NO HA

TERMINADO
CONSERVA EL TOTAL DE CONTROL

CEROS HL, BASE APUNTA A LA TARLA B. (HL) LEE LA LONGI-TUD EN EL CONTADOR TOTAL A 0 INC HI. APUNTA A LA PRIMERA EN-TRADA BUCCERO A.(HL) TOMA UN ELE-MENTO OR ACTIVA BAN-IR NZ. NOCERO :ES 02 INC SI LO ES, IN-CREMENTA EL CONTADOR DE CEROS NOCERO INC HI APUNTA A LA SIGUIENTE EN-TRADA DEC DECREMENTA EL CONTADOR DE LONGITUD NZ, BUCCERO A.C (TOTAL). A ARCHIVARI.O

Ejercicio 8.16: Modifiquese el programa para contar:

a) El número de asteriscos (carácter "*").
 b) El número de letras del alfabeto.

c) El mímero de cifras que hay entre "0" y "9".

Transferencia de bloques

El programa coge una entrada de cada tres del bloque fente situado en la dirección DESDE y las almacena en bloque en la dirección HASTA:

DCADA3	LD	HL. DESDE		
	LD	DE, HASTA	ACTIVA	LOS
			APUNTAL	ORES
	LD	BC. TAMAÑO		
BUCLE	LDI		TRANSF	EREN

CIA AUTOMATI-

ceros de nuestra tabla DTAL. Modifica A, B, C.

INC	HL			
INC	HL.	SALTA DAS	2	ENTRA-
JP	PE, BUCLE			

Transferencia de bloques en BCD

Se trata de introducir en la memoria varias cifras BCD, o decir, de desplazar varios nibbles (véase figura 8.3). El programa aparece a continuación:






Figura 8.3 Transferencia de bloques en BCD: memoria

El programa utiliza la instrucción RLD, que todavia no habiamos usado. RLD produce una rotación a la izquierda de la cifra BCD entre A y (HL). (HL) o M denotan los contenidos de las posiciones de memoria apuntadas por H y L.

MINF va a MSUP. MSUP va a AINF. AINF va a MINF. Comparación

SALTA 2 ENTRA-

noria varias cifras BCD, es ase figura 8.3). El programa

A UE

A = 0

APUNTA AL BYTE SIGUIENTE DECREMENTA EL BUCLE HASTA 0



LD, que todavia no hación a la izquierda de la enotan los contenidos de por H y L.

En este caso, "inf" y "sup" hacen referencia a nibbles de 4 bits.

Para utilizar la potente instrucción DJNZ, se ha empleado el registro B como contador de cifras. HL se activa para que apunte al principio del bloque,

A se emplea para almacenar la cifra izquierda de desplazamiento en cada rotación entre dos accesos sucesivos al bloque. Por convenio, "0" se introduce en el bloque por la parte inferior

Comparación de dos números de 16 bits con signo

IX apunta al primer número N1.

IY apunta a N2 (véase figura 8.4).

RET

El programa activa el bit de arrastre si NI < N2, v el bit Z

si $N1 = N2$.			
COMP	LD	B.([X + 1)	TOMA EL SIGNO
	LD	A. B	
	AND		VERIFICA EL SIG- NO. BORRA CY
		NZ. NEGM1 7.(IY + 1)	
		NZ	INVIERTE N2
	CP		AMBOS SIGNOS
	RET	NZ	
	LD CP RET	A. (IX) (IY)	
NEGMI		(FY + 1)	
NEGMI	RLA	((1 + 1)	BIT DE SIGNO A
	RET	C	SIGNOS DIFE- RENTES
	LD	A. B	
	CP	(1Y + 1)	AMBOS SIGNOS NEGATIVOS
	RET	NZ	
	LD CP	A. (IX) (IY)	




Figure 8.4 Comparación de dos números con signo.

El programa empieza por comprobar los signos de N1 y N2. Si N1 es negativo, se da un salto a NEGM1; m caso contrario, se ejecuta la parte superior del programa.

Obsèrvese que en la quinta linea se utiliza la instrucción BIT para verificar directamente el bit del signo de N2 en la memoria:

Podria haberse hecho lo mismo con NI, pero como el valor de éste hace falta ràpidamente, es más sencillo leerlo en memoria y conservarlo en III:

COMP LD B.
$$(1X + 1)$$

Es necesario conservar N1 en B porque AND puede destrur el contenido de A:

Obsérvese que se utiliza un retorno condicional en la linea 6:

Es un recurso poderoso del Z80 que simplifica la programación.

Ordenación po



probar los signos de N1 y salto a NEGM1; en caso ior del programa.

ea se utiliza la instrucción bit del signo de N2 en la

con N1, pero como el valor de sencillo leerlo en memo-

orque AND puede destruir

rno condicional en la li-

simplifica la programa-

Obsérvese que la instrucción de comparación actúa directamente sobre el contenido de la memoria en modo indexado:

Al comparar los dos números, se empieza por el byte más significativo y se pasa a continuación al menos.

Obsérvese el generoso empleo del mecanismo de indexación que se hace en el programa y que da lugar a una codificación muy eficaz.

Ordenación por burbuja

Es una técnica de ordenación que sirve para organizar los clementos de una tabla en orden ascendiente o descendente. Debe su nombre a que los elementos menores "flotan" por entre los demás hasta la parte superior de la tabla. Cada vez que un elemento menor "choca" con otro "más pesado", salta por encima del mismo.

La figura 8.5 recoge un ejemplo práctico de burbaja. La lista que debe ordenarse contiene los elementos (10, 5, 0, 2, 100) y debe organizarse en orden descendente (de forma que el "0" quede en la parte superior). El algoritmo es sencillo y el diagrama de flujo aparece en la figura 8.7.

Se comparan los dos elementos superiores (o los dos inferiores); sel inferior es menor ("más ligero") que el superior, se intercambian, en caso contrario, se dejan como están. Por razones prácticas, el intercambio, si se produce, se recuerda en una bandera llamada "CAMBIADO". La operación se reptie con los dos elementos siguientes, a continuación con los otros dos y

así, sucesivamente, hasta haber comparado todos dos a dos. El primer paso se ilustra en las fases 1, 2, 3, 4, 5 y 6 de la figura 8,5; la operación avanza de abajo arriba, pero igualmente podría haberse hecho al revés.

Si no se produce aingún intercambio, es que la ordenación está terminada. Si se produce alguno, hay que empezar de nuevo con las comparaciones.

En la figura 8.6 se observa que el ejemplo propuesto requiere cuatro pasadas. Se trata de un proceso sencillo y muy usado.

Hay una complicación adicional debida al propio mecanismo de intercambio. En efecto, al intercambiar A y B no puede escribirse

$$A = B$$

 $B = A$





Figura 8.6 Fases 16 a 21 da El ordenación por burbujo.

Figura 8.5 Fases 1 a 12 de la ordenación por burboja.



figura IIII



porque ello daria lugar a la pérdida del valor anterior de A (pruebe a hacerlo con un ejemplo).

La solución correcta es utilizar una variable o una posición provisionales para conservar el valor de A:

$$PROV = A$$

 $A = B$
 $B = PROV$

Pruebe con un ejemplo, y verá que funciona; esta técnica se llama permutación circular

Todos los programas realizan el intercambio de esta forma. que ilustra el diagrama de fluio de la figura 8.7.

La distribución de registros aparece en la figura 8.8; el programa es el siguiente:

BURBUJA (PROV), HL PROV = (HL)OTRAVEZ LD IX. (PROV) IX = (HL)RES CAMBIO H INTERCAMBIO BANDERA = 0 1.D B, C B DEC





Figura 8.7 Diagrama de flujo de la ordenación por burbuja.

LD	D, A	D = ENTRADA EN CURSO
LD	E, (IX + 1)	E = ENTRADA SIGUIENTE
CP	E	COMPARA- CION
JR	NC, CAMBIO	IR A CAMBIO SI EN CURSO ≥ SIGUIENTE

Figura 8.8 Ordenación por burbuja.

Resumen








Figura IIIII Ottoración per burbuja.

Resumen

D = ENTRADA
EN CURSO
E = ENTRADA
SIGUIENTE
COMPARACION
IR A CAMBIO SI
EN CURSO

SIGUIENTE

Hemos visto en este capítulo una serie de rutimas de serviou que combinan técnicas ya estudiadas en otros anteriores y que deben permitir al lector empezar a crear sus propios programas. Muchas de las rutians utilizan una estructura de datos llamada tabla, que, como veremos en el capítulo siguiente, no es la única que existe.



PARTE I: TEC

9 Estructuras de datos

PARTE I: TEORIA

Introducción

El diseño de un buen programa supone dos tareas: diseño del algorítmo y diseño de las estructuras de datos. En los más sencillos no existen estructuras de datos de importancia, por lo que la tarea fundamental se reduce a diseñar el algoritmo y codificarlo acertadamente en un lenguaje máquina determinado. que es lo que hemos hecho hasta el momento. Sin embargo, para hacer programas de cierta complejidad es necesario conocer las estructuras de datos. Dos de ellas va las hemos usado frecuentemente: la tabla y la pila. La finalidad de este capitulo es presentar otras más generales que puedan resultar de utilidad. El texto del mismo es completamente independiente del microprocesador y del ordenador que se utilice, puesto que su contenido es teórico y se refiere a la organización lógica de los datos en el sistema. Hay libros dedicados exclusivamente al estudio de las estructuras de datos, de la misma forma que los hay especializados en eficacia de computación o algorítmos de división y otras operaciones habituales; por tanto, nos limitaremos aquí a lo fundamental, sin pretender ser exhaustivos.

Punteros

Un pantero es un número que designa la posición de si dato. Todo pantero es una dirección, pero no necesariament toda dirección es un puntero. Para serio, debe señata a dato o una información estructurada. Ya hemos trabajado fiscuentemente con uno: el puntero de la pilia, que seña la parte superior de la misma (o la posición situada inmediamencio por encima de tida posición situada inmediamencio por encima de tida esta posición situada inmediamencio por encima de tida esta del posición situada inmediamencio por encima de la misma de datos may corriente lasada LIFO (dast in first out: último en entras, rimento en salía.

Cuando se trabaja con direccionamiento indirecto, la discion indirecta es siempre un puntero que señala el dato que desea recuperarse.

Ejercicio 9.1: Estudie la figura 9.1; en la dirección 15 de mesucia hay un puntero que señala la tabla T, que empieza en la direcctón 500. ¿Cuál es el verdadero contenido del puntero que señala hacia T?



Figura 9.1 Puntero de dirección

Listas

Casi todas las estructuras de datos están organizadas en forma de listas de diferente naturaleza.

LISTAS SECUENCIALES

La lista secuencial, también llamada tabla o bioque, es probablemente, la estructura de datos más sencilla (ya utilizada en capítulos anteriores). Una tabla suele ordenarse en función Figure 9.2 Estructure de un directorio. lesigna la posición de un , pero no necesariamente a serlo, debe schalar un . Ya hemos trabajado frele la pila, que señala la sisición situada inmediataserior). Como veremos en atlos muy corriente llamaentrar, primero en salir). miento indirecto. la direco que señala el dato que o que señala el dato que

la dirección 15 de memoria da T, que empieza en la contenido del puntero que

os están organizadas en

Figura 9.2 Issistura de un directorio.

ada tabla o bloque, es, más sencilla (ya utilizada ele ordenarse en función de un critério especifico, como el orden affabelico o numérico, que facilita la labor de recuperar un elemento de la misma (mediante direccionamiento indexado, por ejemplo). Por bloque suele entenderse un grupo de datos de limites definidos, por de contenido no ordenado; puede contener series de carracteres o ser un sector de un disco o un lara logica de memoria (llamado ser un sector de un disco o un lara logica de memoria (llamado ser un sector de información se sutilizan directorios, de bloques de información se utilizan directorios.

DIRECTORIOS

Un directorio es una lista de tablas o bloques; los archivos, por ejemplo, sueden seguir una estructura de directorio. A modo de ilustración, el directorio maestro de un sistema podría contener una lista de nombres de usaurios, como la ilustrada en la figura 92: la entrada del usuario "Jean" señala el directorio del archivo fana, que consiste en una tabla que contineio los nomes de todos los archivos de Juan y sus posiciones; se trata, braca de desenvola de la composición de



LISTA ENCADENADA

En un sistema suele haber bloques de información que representan datos, acontecimientos u otras estructuras que no resultan fáciles de desplazar, pero que casi siempre pueden reunirse en una tabla para clasificarlos o estructurarlos E problema que se plantea es que nos interesa dejar todos los datos donde están y, a la vez, introducir un orden entre elas (primero, segundo, tercero, etc.). La solución a este problema podría ser una lista encadenada, como la que se ilustra m la figura 9.3. Un puntero de la lista, llamado PRIMERBLO-QUE, señala el primer bloque de la misma; dentro de este bloque I hay una posición reservada - la primera o la última palabra, por ejemplo- que contiene un puntero orientato hacia el bloque 2 y llamado PTR1; el mismo proceso se repite para los bloques 2 y 3. Dado que en el ejemplo que nos ocupa éste es el último de la lista. PTR3 contendrá, por convenio, o un valor especial "nulo" o un puntero orientado hacia si mismo que permita detectar el final de la lista. Se trata de ma estructura económica que solo exige un puntero por bloque y ahorra al usuario la necesidad de tener que desplazar los bieques en la memoria.

Figura 9.3 Lista encadenada.



Estudienos, por ejemplo, la inserción de un nuevo bloga que muestra la figara 9.4. Suporagamos que el ala bloque nause encuentra en la dirección, NUEBLOC y debe insertane ense el bloque 1 y el bloque 2; basta adjudiera el patuetro PIRI é valor NUEBLOC para que señale hacia el bloque X; PIRI albergará el anterior valor de PIRI y, por tanto, seguirá sullando al bloque 2. Los de consecuencios en el conpuento basta con actualizar dos ponteros de la estrectura.

Figura 9.4



Figura 9.5 Una cola.

Ejercicio 9.2: Dibújese un diagrama que represente la extración del bloque 2 de la estructura descrita.

Se han desarrollado varios tipos de listas que facilitan formas de acceso, inserción y eliminación específicas, de las que a continuación examinaremos las más comunes.

carlos o estructurarlos. El os interesa dejar todos los ducir un orden entre ellos solución a este problema mo la que se ilustra en la , llamado PRIMERBLOla misma; dentro de este a -la primera o la última ne un puntero orientado el mismo proceso se repite el ejemplo que nos ocupa contendra, por convenio, o intero orientado hacia si de la lista. Se trata de una un puntero por bloque y ner que desplazar los blo-



rción de un nuevo bloque, os que el tal bloque nuevo OC y debe insertarse entre udicar al puntero PTR1 el accia el bloque X; PTRX y, por tanto, seguirá señaunteros de la estructura e para insertar un bloque teros de la estructura.



Ura cola.

e represente la extracción rita.

de listas que facilitan forn específicas, de las que a comunes.

COLA

La cola se denomina formalmente FIFO (first in, first out: primero en entrar, primero en salir), y su estructura se ilustra en la figura 9.5. Supongamos, para clarificar el diagrama, que el bloque de la izquierda es una rutina de servicio de un dispositivo de salida (una impresora, por ejemplo). Los bloques de la derecha permiten acceder a diferentes programas o rutinas de impresión; el orden en que se les atiende viene determinado por la cola de espera. Es fácil comprobar que quien primero obtendrá servicio será el bloque 1: después, el 2, y a continuación, el 3. El convenio establece que en una cola el último acontecimiento en llegar se sitúa al final de la misma (detrás de PTR3 en este caso). De esta forma se garantiza que el primero que se insertó en la misma sera el primero en ser atendido. En sistemas informáticos es normal organizar en colas los acontecimientos que pueden esperar la atención de recursos escasos. como el procesador o algunos dispositivos de entrada/salida.



PILA

todo en acontecimientos de alta velocidad, como subrutinas o interrupciones, lo que suele alojarse en la misma no es una lista encadenada, sino un bloque continuo.

LISTA ENCADENADA FRENTE A BLOQUE

Una cola puede también materializarse en forma de hoque de posiciones reservadas. El hoque continuo inte la ventajó de de posiciones reservadas (El hoque continuo inte la ventajó que se eliminan punteros y se acelera la recuperación y de inconveniente de que hay que reservar un bloque bastante gase de para acomodar la estructura de tamaño más declavarda que se prevea. También es difícil, o poco práctico, inertar y extraer elementos del interior del bloque. Como la memotia curá siempre un recurso exesso, los bloques aseden reervaux para estructuras de tamaño fijo o que exijan la máxima velocidad de recuperación, como la production de la consecución, como la production de la consecución, como la production de la venta de la consecución, como la production de la venta de la consecución, como la production de la venta de la ve

LISTA CIRCULAR

Se flama lista circular a una lista encadenada en la què ultima entrada achala hacia la primera tivase figura 99. Nomalmente se fleva también un puntero del bloque er osnculto se trata de sucesso o programas. el puntero de cuardo se trata de sucesso o programas, el puntero de requierda en cada cessión. La lista circular suede utilizare cuado todos los bloques se supone que tienen identica priorida aunque también puede empleares como caso particular de otra estracturas para facilitar la recuperación del primer bloque de mes del altimo cuando se fleva a cabo una bissupeda.



Los programas de muestreo funcionan, por lo general de forma parecida a una lista circular: interrogan a todos los periféricos, y cuando llegan al último vuelven a empezar per el neimero.

ARBOLES

Siempre que hay una relación entre todos los elementos de una estructura (es lo que se llama sintaxis) puede utilizarse la estructura de árbol, que es de tipo descendente o genealógito Figura 9.7 Arbol genealógico.

Figura 9.8 Lista circular.

> Figura 9.8 Lista doblamente encadenado

idad, como subrutinas m la misma no es una lista

BLOQUE

arse en forma de bloque tifinuo tiene la ventaja de ra la recuperación y el un bloque bastante grantitaño más desfavorable proceo práctico, insertar y se. Como la memoria es locus suelen reservarse exijan la máxima veloci-

Figura 9.7 Attel genesiógico.

encadenada en la que la (véase figura 9.6). Norro del bloque en curso.
gramas, el puntero de

I la derecha a la
dar suele utilizarse cuanenen identica prioridad.
Caso particular de otras
o del primer bloque des100 una búsqueda.



nan, por lo general, de interrogan a todos los selven a empezar por el

todos los elementos de uxis) puede utilizarse la rendente o genealógico.

figura 9.8 Usta deblemente encadenada.

La figura 9.7 ilustra una situación de este tipo: Jaime tiene hipo llamado Roberto y una hija llamada Juana; esta, a su vez, tiene tres niños: Elisa, Tomás y Felipe: Tomás, por su parte, tiene otros dos: Manuel y Cristina; Roberto (a la izquierda de la figura) por el contrario, no tiene descendencia.



La estructura que une esas relaciones es un árbol. La figura 92, que ya hemos examinado al principio de este mismo capitulo, es también un ejemplo de árbol sencillo. La estructura de directorio es un árbol de dos dimensiones. Los árboles se emplean siempre que los elementos pueden clasificarse de acuerdo con una estructura fija, que facilita la insección y la recuperación de los mismos. Además, el árbol permite establecer grupos de información estructurados que pueden ser acesarios en utileriores tratamientos (por ejemplo, en un compilador o en un internuste).

LISTA DOBLEMENTE ENCADENADA

Entre los elementos de una lista pueden establecerse enlaces adicionales, de los que los más sencillos son los que paprecen en la llamada lista doblemente encadenada, que muestra la figura 98. Como se v. contiene la estructura abitula de enlaces de izquierda a derecha más otra de derecha a izquierda. De lo que se trata es de facilitar la recuperación de los elementos situados justamente antes y después del que se está procesando, aunque para ello es necesario prever un puntero más por bloque.



Búsqueda y ordenación

La búsqueda y la ordenación de los elementos de usa listo una operación que despede directamente de la estructura silzada para dicha lista. Se han desarrollado numerosos ajenmos de búsqueda para las estructuras de datos habituales le los que ya hemos empleado el direccionamiento indexado E, un métido de accose posible curando los elementos de la tubi están ordenados en fianción de un criterio conocido; tales dementos pueden recurrerizos por sus números.

Se llama búsqueda secuencial a la exploración lineal de un bloque completo. Se trata de un método claramente indicazpero que, en ocasiones, hay que emplearlo a falta de algo meja si los elementos están totalmente desordenados.

Resumen de la sección

En esta sección hemos tratado únicamente de hacer una breve presentación de las estructuras de datos que más frecuentemente utiliza el programador. Aunque tales estructuras están organizadas por tipos y tienen un nombre, la organización general de los datos en sistemas complejos recurre frecuentemente a combinaciones de varias de ellas u obliga al programador a inventar otras nuevas adecuadas al fin perseguido; asi, la posibilidades sólo están limitadas por la imaginación del programador. De la misma manera, se han desarrollado una sene de técnicas de ordenación y búsqueda para las estructuras de datos más habituales, aunque su descripción está fuera del alcance de este libro. La finalidad de esta sección es subrayar la importancia que tiene el diseño de estructuras adecuadas para los datos que van a manipularse y proporcionar las herramientas necesarias para satisfacer ese objetivo. A continuación veremos ejemplos más detallados de su aplicación a programas reales.

PARTE II: EJ

los elementos de una lista es mente de la estructura utilirrollado numerosos algoritras de datos habituales, de eccionamiento indexado. Es o los elementos de la tabla criterio conocido; tales elemúneros.

a exploración lineal de un nétodo claramente ineficaz, learlo « faita de algo mejor esordenados

garímica busca un elemene en dos tras cada exploralista alfabética, la búsqueai el nombre buscado está misma: si está después, se se vuelve a dividir en dos misma operación, y así o buscado; de esta forma,

lorar es log,n. siendo n el

parte de ésta, hay muchas

PARTE II: EJEMPLOS PRACTICOS

Introducción

Veremos aqui algunos ejemplos reales de diseño de estructurea de datos típicas: tabla, lista clasificada y lista encadenada, junto con los algoritmos de búsqueda, inserción y borrado correspondientes a las mismas.

Al lector interesado en técnicas avanzadas de programación le resultará de utilidad el estudio minucioso de los programas

reunidos en esta sección,

Por el contrario, el principiante puede prescindir de su estudio en un principio y volver sobre ello cuando se considere más preparado.

Para seguir los ejemplos de esta parte es imprescindible entender perfectamente los conceptos presentados en la anterior. Además, los programas utilizarán todos los modos de direccionamiento del Z80 e integrarán muchas de las ideas y técnicas estudiadas en anteriores capítulos.

Estudiaremos aqui una lista sencilla, una alfabética y una lista encadenada con directorio. Para cada estructura vamos a desarrollar tres programas: buscar, introducir y eliminar.

nicamente de hacer una le datos que más frecuenue tales estructuras están nombre, la organización plejos recurre frecuenteas u obliga al programaal fin perseguido; así, las la imaginación del pron desarrollado una serie para las estructuras de scripción está fuera del ta sección es subrayar la ucturas adecuadas para porcionar las herramieno. A continuación vereaplicación a programas

Representación de datos en la lista

Tanto en la lista sencilla como en la alfabética representarmos los elementos de la misma forma:




Figura 9.9 Estructura de la tabla.

> Cada elemento o "entrada" consta de una etiqueta de 3 bytes y un bloque de datos de n bytes, estando n comprandá entre 1 y 233, de manera que cada uno utiliza, como mánica una página (256 bytes). Todos los elementos de la lista tienes la misma longitud (váses figura 9,10). Los programas que maripe lan estas dos sencillas listas comparten una serie de conveniónos:

> > ENTLEN es la longitud de un elemento. Así, si cada uno timen lo bytes de datos. ENTLEN vale: 3 + 10 = 13. TABASE es la base de la lista o tabla de memoria. POINTR es el apuntador móvil del elemento ⊞ curso. OBJETO es la entrada en curso de localización, insación o eliminación.

TARIA es el número de entradas

Figura 9.10 Entradas típicas de la lista (

Lista sencilla

n la alfabetica representarema:

D D

Dales

LONGINIO DE LA INTANDA

NOMINIO DE LINTANDA

METTES

entos de la lista tienen la programas que manipuuna serie de convencioemento. Así, si cada uno LEN vale: 3 + 10 = 13.

INTRODUCCION DE UN

NUEVO ELEMENTO

a de una etiqueta de 3

estando n comprendido

o utiliza, como máximo,

LEN vale: 3 + 10 = 13, o tabla de memoria, del elemento en curso, de localización, inserRigura 9.10 Bryados típicas de la lista en menoro.

Se supone que todas las etiquetas son diferentes. De todas formas, bastan modificaciones minimas de los programas para cambiar estas convenciones.

Lista sencilla

La lista se organiza como tabla de n elementos no clasificados (véase figura 9.11). Para buscar uno hay que recorrer la lista hasta dar con él o hasta llegar al final de aquélla La inserción se realiza aliadiendo nuevos elementos a los ya existentes. Cuando se elimina alguno. los situados en las posiciones superiores de la memoria — en caso de que haya alguno— se desplazan para cubrir los huecos y que la tabla sea continua.

BUSOUEDA

Se utiliza una técnica de búsqueda en serie que consiste en comparar las etiquetas una por una y letra por letra con la de ORJETO

El puntero móvil POINTR se inicializa al valor de TARASE El diagrama de flujo del algoritmo de bisqueda, que avanza de forma obvia, aparece en la figura 9.12. El programa se encuentra en la figura 9.16, situada al final de esta sectión (programa "BUSCA"). La figura 9.17 contiene un pase de prueba siel mismo.




Figura 9.11 Lista sencilla.




Figura 9.13 Diagrama de flujo de insero en la tabla.

Figura 9.12 Diagrama de flujo de la búsqueda en la tabla.



LISTA VACIA

PONER A A TE

SALIDA EN CASO DE ERROR

INSERCION

Para insertar un nuevo elemento se utiliza el primer bloque de bytes disponible en memoria (ENTLEN) al final de la lista (véase figura 9.11).

El programa empieza por comprobar si la nueva inserción no está ya en la lísta (en este ejemplo se supone que todas las ctiquetas son diferentes). Si no está: incrementa la longitud de la lista TABLEN y lleva OBJETO al final de la misma. El correspondiente diagrama de flujo aparece en la figura 9.13.




Figura 9.13 Diagrama de flujo de insertión en la tabla.

El programa completo aparece en la figura 9.16; ≡ llama "NUEVO" y reside en las posiciones de memoria 013D a 0166.

El registro de índice IY señala la fuente. HL y DE son los apuntadores de destino.

ELIMINACION

Para eliminar un elemento de la lista no hay más que subir una posición los situados a continuación en direcciones superiores y decrementar la longitud de la lista. La operación se ilustra en la figura 9.14.

El programa es bastante sencillo, y aparece en la figura 9.16. Se llama "BORRAR" y reside en las direcciones de memoria 0167 m 018F; el diagrama de flujo está en la figura 9.15.




Figura 9.14 Eliminación de un elemento (tabla sencilla).

La posición de memoria TEMPTR es un puntero provisional que señala el elemento que ha de moverse hacia arriba.

Durante la transferencia. POINTR señala siempre el huco de la lista, es decir, el destino de la transferencia de bloque siguiente.

La bandera Z se usa a la salida para indicar que el resultado de la eliminación ha sido positivo.

Obsérvese que la instrucción LDIR ejecuta una transferencia de bloque automática eficaz (véase la dirección 0178 en la figura 9.16).

BLONUE LD BC.(ENTLEN) LONGITUD DEL
LDIR
DEC A
JP NZ. BLONUE

CONTADOR DE
BLOQUE
LONGITUD DEL
BLOQUE

Figura 9.15 Diagrama de flujo de la elim nación de la table.




R es un puntero provide moverse hacia arriba, señala siempre el hueco transferencia de bloque

a indicar que el resulta-

ejecuta una transferencia rección 0178 en la figura

> CONTADOR DE BLOQUE LONGITUD DEL BLOQUE

> > Figura 9.15 Degrema do flujo de la elimintorin de la tabla.



	0100				10100	
	0100 BF01	20	ENTLEN	DEFN	ENDER	
	0102 9101	30	TABLEN	DEFW	ENDER+Z	
	0104 9201	40	TABASE	SELM	ENDER+3	
	0105 9401	50	TEMP	DEFN	ENDER+5	
		60	7			
	0108 1600		BUSCA	CD	0,0	IINICIALIZA B
	010A 3A0201 0100 A7	90		650	8, (TABLEN)	COMPRIESA TABLA LEMBITUD O
	0100 A7	100		RET	7	I DEFINE FLASS
	010F 47	110		HEL	B.A	
	010F 47	110		Le	8,0	EALMADENA LONSTITUD TROLA
	0110 DE2A0401 0114 BD7E00	120	-	L.D	IX, (TABREE)	LPONE DIRECTION BASE BAIL
	0114 007500	130	BOLLE	CB	11Y+01	ICOMPRUENA PRIMERA LETRA
	Q117 FEEEOO	150		CP	WZ.SIGUTE	
	011A C22F01 011D D07E01	160		39	A, (IX+1)	COMPRUEDA SEDUNDA LERMA
	0120 F08E01	100		LD	M, 11271	FEDNINGERN SEGORGN LENS
	0123 C22F01	170		30	civels az,stgute	
	Q126 DD7E02	190		LO	a, (1x+2)	COMPRISEDA TERCERA LEMA
	0129 F0RE02	200		CP	([Y+2)	SECURPHOESIN TEMPERAN DETAIL
	012C CA3A01	210			I, ENCONT	I SALIDA SI TODAS LETRAS
	OTZE CHINGE	220		22	I, DALLINI	IVALIDAS LUDAS CERSAS
	012F 05		SIGNIE			DECREMENTA CONTADOR
	0121 V3	240	010016	MEC		FLONGITUD TABLA
	0120 C8	250		RET	7	ISPLING THELE
	0131 E0280001	250		1.5	OF TENT PM	DEFINE EN IX LA STOUDHE
	444. 70300001	270			mi my CEN	IDENTIFICATION DE ENTRICE
	0135 0019			0.00	1x,DC	PATHODOLINE NY PAUNDR
	0137 C31401	290		-10	TRICLE	FFRUEBA OTRA VEZ
	0139 14FF	300	ENCONT	LD	D. HOFF	IFIJA EN M LA DIRECCION
		310	;		014011	IDE ENTRADA EN LA TABLA
	0130 09	320		RET		ICONTENIDO BE 11
		330	2			Promise and the
		340	9			
		350				
	013D E00901			CRI	BUSCA	THE STIEL DRIETO ESTA ALL:
	9149 14	370		Line	b	710 01 00 00000
	0141 C06501	380		37	2.FUERRS	IST D ERR MF SALIR
	0144 3A0201	390		LD	A, (TABLEN)	
	0147 5/	400		LD	E,A	LOSSISS IF CON LONGITUD Takes
	0148 3C	410				
		420		LD	(TOELEN).0	I INCREMENTA LONGITUD TABLE
	014C 1500			LD	0.0	
	014E 280401	440		4.0	HE, (TARASE)	
	0151 E04R0001			LD	BC, (ENTLEN)	: INCREMENTA LONGITUD TABLE IFIJA B A LA LONGITUD DE
		460				TUNA ENTRADA
	0155 41	470		LD	8, €	
	0156 19	480	BUCLEE	000	HL, DE	
	0157 10FD	490		DUNZ	BUDLEE	I SUHA HL A CENTLENYTABLE!
	0137 10FD 0139 ED480001	500		LD	BC, (ENTLEN)	
		510		PUSH	IY	SMITTER BY B DE
	015F 01					
	9150 EB	530		2.1	DE, HL	
	0161 ED30	540		LDIS	3	I HUEVE LA MEMORIA DEL
	0163 OLFFFF	550	1		EC, WOFFFF	LOBJETO AL FINAL
	0165 CF	290	FUEBAE	1.0	BL, WUFFFF	ITE LA TABLA
	0100 07	580		RET		
		590				
		590 ABG				
	0167 CD0801		PARROR			LLOCALIZA ENTRADA A BORSMI
	0167 C00801	470	SCHIAR	DATE	BUSCH	LUCALIZA ENTRADA A BORRMI
		630		170	NT. SALIDA	TAK BY SE INC SMCOMINGSOL
	018E 340201	650		1.0	A LIAM DAG	DECREMENTA LONGITUD TABLE
	0131 30	650		230	R, TIMBLERI	I DECHERENTIA EUNOTTOD TREES
	0171 30 0172 320201	670		LD	(TABLEN), A	
	0175 05	480		200	T. PROLESKY, P.	CHARGO BENUMERO DE ENTREME
	4110 00	470		net.	-	DEJADAS EN LA TABLA
	0176 CADROL	700		30	Z,SALIDA	:DESPUES DE EQUAR UNA
	0179 0065	710		PUSH	17	THUEVE IX # DE
	0179	720		POP	POF	1-10000 10 - 00
	017C 280001	730			HL, TENTLEND	ZOGLODO HI LINA ENTROSA
	01/C 280001	740		24	DEL SENTUEND	COPLANTE DE DE
	017F 19	250		200	HL, DE	THE PERSON NAMED IN
Figura 9.16	0180 78	750 750		LD	0.8	1913A EL CONTACOR DE BLOGE
Programas de la lista sencilla.				4.0	BC. (ENTLEN)	IFIJA EL CONTADOR DE

Figure 9.16
Programas de la lista sencill
(continuación).

Figura 9.17
Pase de prueba de los promas de le lista sencilla. IINICIALIZA D
ICOMPRIERA TARLA LONGITUD O
ICOMPRIE FLAGS
IALMACENA LONGITUD TARLA
IFONE DIRECCION BASE EN IX

Flaura 9.16

Roganas de la lista (continuación).

ICOMPRUEBA PRIMERA LETRA

COMPRUEBA SEGUNDA LETRA

ICOMPANDEN TEACHRA LETRA
ISALIDA EN TODAS LETRAS
IVALIDAS
ISALIDAS CONTADOR
ILDASITUD TABLA
ISALIDA SI FINAL DE TABLA

IDEFINE EN IX LA SIGNIENTE IDEFINE EN IX LA SIGNIENTE IDEACCION DE ENTRADA IPPLEON CITRA VEZ IFIJA EN B LA DIRECCION IDE ENTRADA EN LA TABLA IDONTENIDA EN LA IDONTENIDA EN LA

IVE SI EL OBJETO ESTA ALLI

JEARSA E CON LONGITUD TABLA JINGREMENTA LONGITUD TABLA

ITIJA B A LA LONGITUD DE

ISUMA N. II (ENTLEN=TABLE)
INDEVE IV A DE

IMPEVE LA MEMORIA DEL IDBJETO AL FINAL IDE LA TABLA

ILOCALITA ENTRADA A BORRAR IVE III SE HA ENCONTRADO

IDECREMENTA LONGITUD TABLA

IANGRA B-NAMERO DE ENTRADAS
IDEJADAS EN LA TABLA
1-- DESPUES DE BORRAR UNA
IMAEVE IX A DE

ICOLOCA HL UNA ENTRADA

FIJA EL CONTADOR DE BLOQUE FIJA EL CONTADOR DE Figure 9.17
Pass de prueba de los programas de la lista sencilla.

Sancilia	0183 EDB0 0187 JB 0189 CZ9101 0189 CZ9101 0186 CP 0186 CP 0186 CP 0186 CP 0187 CP 0187 CP 0187 CP 0187 CP	780 LDIF 790 EDIF 850 EDIF 850 SALIDAL 840 PURPA RET 850 CADER END 908/RER 0147 90/CLEE 0156 ENCINT 0138 ENTLEN 0100	A NZ, RECOMPE BC, ROPPEP NUEVD O BALIDA O TABASE O	ISHIFT ILR TAR ISHIFT IDENUES	TUD DE BLOQUE DE LINA ENTRADA DI DE DTRO BLOQUE TINA GUE ESTA HEC FEFFF 0188 110015 012F ABLEN 0102	
	FUERA DIBE	FUERRE 0166				
		istribución de II men	noria		Lieta de abjetos cos um posicioses es moments	
	0330 44 0320 49 0330 55 0340 41 0350 00 0350 00	AF 45 31 31 31 31 31 41 41 44 32 32 32 32 32 32 42 45 45 45 45 45 45 45 45 45 45 45 45 45	-92 32 32 32 32 32 33 33 33 33 33 33 33 33	90 80 80 80 80 82 90 00 00 90 00 00 90 00 00 90 00 00	SDM1812121921. BAD722220222. BOM333333333. UNC4444444. ANT5505255555.	
	T+5000 30	. Llevar IV a 0300	9H (postero a C	OBJETO)		
	-0143114F	- Proebs de finsere	ides)			
	-38400				Cooligeración de la cobla cras el pune del programa	
	0410 09 0420 00 0430 09 0440 09 0450 00 0450 00	60 00 00 00 00 00 00 00 00 00 00 00 00 0	00 00 00 00 00 00 00 00 00 00 00 00 00	00 00 00 00 00 00 00 00 00 00 00 00 00 00	SCH0113141133	
	1-0300 31	Llevar IY a 0310	H (siguiente Ol	BJETO)		
	-6193/196 210196 011	4 Pase de "NUEV	O" Generaldes			
		Table Hoph	· (mm/citig)		l'inoligamente de la toble thus la segunda	

-38400 1 (7888 MENTORES) to the market immunity of the market immuni



Posición de memoria TABLEN; indica la verdadera logital de la tabla (1977)

Pase de "BUSCA" del objeto eliminado

-16: D zevela que no se ha hallado el objeto

2 × 6053 se-pore se-poro se-poro 5-0000 el 0035 6-00 8-10000 3-0000 el-0000 x-0014 0193 (CALI 0193 100 8-10000 3-0000 el-0000 x-0014 0-003 (CALI 0193 100 8-10000 3-0000 el-0000 x-0014 0-000 (CALI 0193 100 8-10000 x-0000 x-0014 0-0000 (CALI 0193 100 8-10000 x-0014 0-0000 x-0000 (CALI 0193 100 8-

Figura 9.17

Pase de prueba da los programas de lli lista sencilla (continuación).

lista alfabética

F-0191 0191 - 012 0135 1-00

Dirección del objeto

ida) (sellgerseins de la

In table Note: we has carello claffe de la coofignesside de la coofignesside de la table 44 44 NOMITIES LES DOMESTA DE LA LA CA LA CALLES DE LA LA

N; indica li verdadora longitud

to se 🗎 hullado el objeto

ellminado

Esta lista o "tabla", a diferencia de la anterior, mantiene todos sus elementos ordenados alfabéticamente, lo que permite utilizar técnicas de búsqueda más rápidas que la lineal; en este caso utilizaremos la búsqueda binaria.

BUSQUEDA

El algorismo es el clásico de búsqueda binaria. La técnica es básicamente similar a la que se usa para buscar un nombre en una guía telefónica: se abre hacia la mitad y, según lo que ponga alli. se avanza o se retrocede para acercarse al nombre buscado: es un método rápido y bastante fácil de realizar.

El diagrama de flujo aparece en la figura 9.18, y el programa en la 9.23.

Los elementos están ordenados en la lista alfabéticamente y se recuperan mediante la técnica binaria o logaritmica, como indica el ejemplo de la figura 9.19. El procedimiento es un tanto complicado porque es preciso llevar la cuenta de varias condiciones. El problema más importante es cvitar la búsqueda de algo que no está en la lista, ya que en tal caso el programa escrutaria incesantemente los elementos situados justo antes y después del buscado; para evitarlo, se mantiene en el programa una bandera que conserva el valor de la de acarreo tras una húsqueda infructuosa. Cuando el valor INCMNT, que indica la magnitud en que debe incrementarse a continuación el puntero, alcanza el valor "l", se activa otra bandera llamada "CERRAR" al valor de la bandera COMPR; de esta forma. como todos los incrementos ulteriores serán de "1", si el puntero sobrepasa el punto en que debería estar el objeto, COMPR deja de ser igual a CERRAR, y la búsqueda termina. Este recurso permite, además, a la rutina NUEVO determinar la situación de los punteros lógicos y físicos en relación con el lugar al que irá el obieto.

Por tanto, si el OBJETO buscado no está en la tabla y el puntero en cursos se incrementa en uno, queda activada la bandera CERRAR. Cuando la rutina avance el paso siguiente, el resultado de la comparación será el contrario del anterior, las dos banderas dejarán de coincidir y el programa se dirigirá a la salida con la indicación "no hallado".

El otro problema importante que debe resolverse es la posibilidad de salíties de la tabla al sumar o restar el valor de incremento: para evitarlo se lleva a cabo una "suma" o una "resta" de pruba con el puntero lógico y el valor de longitud que registra el número real de elementos, no las posiciones friscas de memoria utilizades por los punteros físicos.




Figura 9.18 Diagrama de flujo de la búsqueda binaria.

Figura 9.18 Diagrama de flujo de la l queda binaria (continuació






Figura 9.18
Dagrama de flujo de la búsqueta binaria (continuación).




Figura 9.19 Büsquedə binaria.

En resumidas cuentas, el programa emplea dos bandens para memorizar la información: COMPR, y CERRAR. La pamera mantiene el vialor "0" o "1" del acarreo tras la últira comparación, lo que determina si el elemento en prueba el mayor o menor que el verificado inmediatamente anes. C schala la relación; si es 1" Quese destra el "1" a le "1" "1" significa que el elemento es mayor que el objeto, y COMPR se popo a "FE".

La bandera CERRAR se hace igual a COMPR cuando el incremento de básqueda INCMNT alcanza el valor "1"; si al puso siguiente COMPR y CERRAR dejan de ser iguales, se que el elemento buscado no se encuentra.

El programa utiliza también las variables siguientes:

LOGPOS indica la posición lógica en la tabla (número de elemento).

INCMNT representa el valor en que hay que incrementar o decrementar el puntero en curso si falla la comparación siguiente. LONTAB, como es habitual, representa la longitud total de la lista.

LOGPOS e INCMNT se comparan con TABLA, para garantizar que no se sobrepasan los límites de la lista.

El programa, llamado "BUSQ", aparece en la figura 9.23, y reside en las posiciones de memoria 010A a 01D9. Debe estudiarse con atención, porque ≡ mucho más complicado que el de búsqueda fineal.

Como el intervalo de bisqueda puede ser par o impar. es preciso introducir una corrección ten efecto, el programa no puede sehalar el elemento central de una lista de cuatro); si es impar, se emple un "ruco" muy sencillo para dirigir el puntero hacia el elemento central: la divisida por 2 va acompañada de un desplazamiento e la derecha, que se hace sumando a dicho puntero el "1", el cual pass al acarreo tras aplicar la instrucción SRL a un intervalo impar.

A continuación se compara OBJETO con el elemento cenral del naevo intervalo de búsqueda: si la comparación es positiva, el programa termina. En caso contratio ("NOBUEN") se treincia a "fo" el acarro para indicar que OBJETO es menor que el elemento. Cuando INCMNT alcanza el valor "1", se verifica la bandera CERRAR, que se había inicalizado a "0", para ver si está activada, y se activa en caso negativo; si ya está activada, se procede a una verificación para determinar si se ha pasado la posición en que debería estar OBJETO sin encontrarlo.

Cuando el acarreo vale "1", el puntero señala el elemento situado por debajo de OBJETO.

INSERCION DE UN ELEMENTO

Para insertar un nuevo elemento se lleva a cabo una búsqueda biraria. Si ya se encuentra en la tubla, es que no hay que introducirlo (supondremos que todos los elementos son distintos). Si no aparece, se inserta inmediatamente antes o después del último elemento comparado, segun lo indicado por la bandera COMPR. Todos los elementos que siguen al nuevo deben descender la posición de un bloque para lacerte sitio.

El método de inserción se ilustra en la figura 9.20 y el correspondiente programa aparoce en la 9.23. Se llama NUEVO, y empieza en la posición de memoria 01DA. Obsérvese que se han empleado las instrucciones automáticas del Z80 LDDR v LDIR para hacer transferencias de bloques eficaces.

TES ENG

SEGUNDO INTENTO

a emplea dos banderas PR y CERRAR. La priacarreo tras la última elemento en prueba es mediatamente antes: C ecir que el elemento es pone a "1"; si es "0", el objeto. y COMPR se

anza el valor "1"; si al an de ser iguales, es que riables siguientes:

names signientes

ica en la tabla (número

que hay que incremenpuntero en curso si siguiente.




Figura 9.20 Inserción de "BAC"

ELIMINACION DE UN ELEMENTO

Como antes, se empieza por una bisqueda bisaria para encontrar el objeto. Si falla, es que no se encuentra en la fista y no puede eliminarse. Sa aparece, se elimina, y todos los que le siguen ascienden una posición, como se ve en el ejemplo de la figura 9.1. El programa aparece en la 9.23, y el diagrama de flujo, en la 9.22. Se llama "BORRAR" y reside en la dirección 0.91

La figura 9,24 recoge un pase de prueba de todos los programas propuestos.




Figura 9.22 Diagrama de flujo de slimi cion (lista all'abética)

Figura 9.21 Eliminación de "8AC"



pisqueda binaria para encuentra en la lista y na. y todos los que le ve en el cjemplo de la 2.23. y el diagrama de reside en la dirección

eba de todos los pro-



Figura 9.22 Dagrama de flujo de eliminacon (lista alfabética).



	0100	1.0		DRG	E0100	
	0100 5402	26	CERRAR	DEEN	FIR	
	0102 5502	3.0	COPPR	DEEM	FINE1	
	0104 5502		LONTAR			
	0106 5707	90	BASETA	DEFE	FINA	
	0108 3902		LUNENT		FINA	
	0108 3702	70	Challe	DEFA	L THE S	
	010A 3E00		2050	LD	A, 0	
	010C 320001	90		1.0	(DERBAR), A	I POSTCIONES DE PLAG CERO
	010F 320201	100		1.0	(COMPR) - A	
	0112 57	110		LD	D. 6	
	0113 2A0601	120		LD	HL. (BASETA)	LENGCIALIZA HL
	0116 380401	#10 #20 130 140		LD	O. ILONTARI	IPOSICIONES DE PLAG COMO IENECIALIZA HL IBIVIDE PDR 2
	0115 CB2E	1.60		991	6	151VIDE PDR 2
	0118 CE00	150		ASC	6.0	
	0110 4F	160		1.0	C,6	1 DUMACENIA VALUE INCREMENTO
	0115 47			1.0	8.6	: ALMACENA VALOR DE
	0116 47	190		Cur	0,14	FOSTCION LOGICA
	OLIF CACADI	190		10	3 1001111 5	I COMPRUESA SI LOGITUD ES O
	0122 56	200		95	2, NOVALE E, A £	TRULTIPLICA (E-1) *LONGNI
	0123 10	210		LD	C, N	INCLUDED OF THE PERSON
				THE C		
	0124 050701	220		CHEL	HULT	
	0127 19	230		ADD	HL, DE	COLDCA HL EN HITAD TABLE
	0128 E5		ENTRAD			ICARSO N., EN IX
	0129 DDE1					
	0128 79	260		LD	A,C	: DIVIDE BL VALOR DE
		270	;			FINCREMENTO POR 2
	012C C83F	260		5%	A	
	012E 79 012C C83F 012C CX00 0130 4F 0131 007E00 0137 C24C01 0130 FD8C01 0130 FD8C01 0140 C24C01 0143 D07E02 0146 FD8C02 0146 FD8C02 0146 FD8C02	290		ADC	0.0	
	0130 4F	300		LD	C. 8	
	0131 007500	310		LD	H. [13+0]	COMPARA LA PRINERA LETAL
	0174 500500	570		50	/ IV+00	
	0137 624501	220		.00	NY MORESTA	
	OLIA COTECL	7.80		10	O CATALL	LOCHPARA LA SEGUNDA LETRA
	OLID EDECT	750		50		COURTON DE SESONEM DEIM
	0100 574501	74.0		200	NY ADDRESS	
	0140 224201	770		4.0	A LIKEDI	COMPARA LA TERCERA LETRA
	0143 007502			0.0	11.11.21	ACCUMULATION ON TENCERA CERRA
	0146 FD9EG2	260		JP.	(1942)	
	DIRA CHESOI			26	Z.VALE	
	014C 3E01	400	NOBUEN	5.0	A, 1	IFIJA FLAG DE RESULTADO DE
		410				LLA COMPARACION AL
	0:4E BA5301	420		JP.	C, YESTS	F. RESULTADO DE ELLA IL,FFI
	0131 3EFF	430		LD	n, more	
	0153 320201	440	15515	5.0	A, MOFF CCOMPRI, A A, C A	
	0150 79	450		LD.	n,c	JES I VALDO III INCREMENTO ?
	0157 30 0158 027301 0158 3A0001 0156 A7	460		DEC	n	
	0158 C27301	470				
	0139 3/0001	480		1.0	A. (CERRAR)	
	0155 67	490 500 510 520		AND	А	
	015F CA6801	500		JP	Z. NOCERR	
	0162 57	510		LD	D. A	
	0163 380201	570				
	0166 92			503	D	
	0167 C273GL	540		30	MZ, SIDIES	
	016A C3C401	550		32	NOVALE	
	0100 300201			1.0	A, (COMPR)	IFIJA FLAG ME CIERRE & LA
		570	i	-		IDIRECCION DE
	0170 320001	300		10	IDERRARY . A	I BUSDUEDA PARA PREVENTA UM
	320002	310			serverage 1 to	TREPETICION
	0173 0005	400	STOTES	DATELL	1 v	IPPEPARA HL Y DE PARA SUNA
	0175 EL		910153	POP		TO RESTAR EL VOLOR DE INCR.
	0175 21	670		LD	5.0	TO HEST HAT EL WILDE DE THOS.
	0177 505701	670		COL	E _A C MULT	
	917A 3A9291	639		Lett	POL!	
	ATTM DWGTGT	450		F.55	A, (COMPR)	COMPANIEDA SI DUIERE SUMAR
	****	450	1			ID RESTAR
	0170 30	650		INC	ri .	
	017E CZA001	670		JP.	NZ, SUMBLO	
	0181 78	450				COMPRUEBA BI AL RESTAR
	0102 91	590		SUB	C	ETIDIORA UN VALOR DEMISIADO
		700				:8430
	0183 CABEOL	210		30	CLBEBAJO.5	
	0154 DAGFOL	770		39	C, DEBAJO	
	0189 47	730		1.0	9, 4	:FIJA EL VALOR ME LA MJEVA
		740		-	04-1	POSICION LOGICA
Figura 9.23	0104 5352	750		can	1400	ICAMDIA LA KISMA PIRECCION
Programa de búsqueda binaria.	018C C3280)	760		159	ENTRAD	Townson or Invited bluefallon

Figura 9.23
Programa de búsqueda bin
(continuación).

		010F 78	770 DEBAJO			; VE SI LA POSICION ES UNO
		0140 20	780	DEC	A	;SI ES AST, SE VA
		0191 CAC401		3P	I, NOVALE	IBDLO RESTA UNA POSICION
		0194 E03E080:		SCF	DE TEUMPHIT	IDDED RESIR DIG TOSTETS
		0198 37	810 820	CDF		
		O144 2k	B30		HL, DE	
		019E 03	B40	DOC		IDNMBIA LA POSICION LOGICA
		0190 C3E901	850		CREAL.	
IPOSICIONES DE FLAG CURD		0190 300401	850 SUHALO	LD	n, (LONTRE)	COMPRUEBA SI LA POSICION
		01u2 do	870	230	B	SOCIUAL HAS EL INCREMENTO
IINICIALIZA HI		0144 91	550	252	0	I SON MAYORED DUE LONTAIT
TIMICIPEIZA HE		QUAS CAMPOL	890		C, DERLTO	
IDIVIDE PDB 2		0188 19	700	600	HL, DE	IS: NO BE AS: CAMBIA LA IDIRECCION ACTUAL
1011102 1211 2			910 :			ICAMBIA EL VALGR III LA
IALMACENA VALOR INCREMENTO		0149 78	920	LD	A, B	POSICION LOSICA
			930 1	ADD		IPDSTCTON COSTON
		CLAA B1	950	LD	8.4	
ICCHPRUEBA SI LOGITUD ES M		01AS 47 01AC C32BOL	950 969	JP.	EXTRAD	
INULTIFICA (6-1) *LONENT		OTAC CZZROT	970 DEALTO	800	6.C	IVE ST LA POSICION EE AL
		GIAN GI	980 I			IPRINCIPIO DE LA
		OLBO DAD401	990	39	Z.NOVALA	(TABLA (1GUAL A LONTAS-B)
COLOCA HE EN MITAD TABLA		0183 E0580001	1000	LD	DE, OLDNENTS	SUMA UNA POSICION ENTRADA
CARGA HL EN IX		0183 E0380031	1010		16.,00	
		0188 94	1020		D	I INCREMENTA POSICION LOGICA
DIVIDE EL VALOR DE		0189 0501	1030 CREAL		C, 1	FIJA A UND EL INCHEMENTO
INCREMENTO POR 2		D198 3A0201	1040	LD	A, (COMPR)	DEFINE FLOG DE CIERRE
		0196 320001	1050	LD	(CERRAR), A	I PARA GOMPARAR RESULTADO
		01E1 C32801	1060	JP	ENTRAD	
		OIC4 1AFF	1070 NOVALE	E LD	D, MOFF	
COMPARA LA PRIMENA LETRA		01E6 E9	10R0 VALE	RET		
		0100 07	1090 :			
		0107 IIII	LIGO MULT	PUSH	HL	EMULTIPLICA E POR EL VALOR
COMPARA LA FEGUNDA LETRA		0108 05	1110	PUSH	BC	THE (LONENT) COLDEANOOLD
			1120 1			SEN DE
COMPARA LA TERCERA LETAA		0109 1600	1130	LD	D, C	
CONFININ LA TENGLEMA LETMA		0108 210000	1140	LD	14,,0000	
		OICE ED4DOGOL	1150	LD	BC, (LDNENT)	
FIJA FLAG DE RESULTADO DE		0192 41	1160	LD	8,C	
LA COMPARACION AL		0103 19	1170 SUNA	900	HL, EX	
REGULTADO DE EULA (1,FF)		01D4 10FD	1180	POP	SUPPLE	
THE SECTION OF ECCH II, PP)		Oldv Cf	1190	EX	DE,HL	
		OID7 EB	1200	POP	hit.	
ES I VALOR DE INCREMENTO ?		OTDB EF	1210	RET	P.L.	
The street of th		0109 09	1230 5	Part 1		
			1231 i			
			1250 1			
		OIDA CDOAGL	1260 NUEVO	C001	9050	IVE SI DEJETO VA ESTA ALLI
		OIDS 14	1279	INC	1	
		OIDE CZ2A02	1280	JP	NI. SALIR	
		01E1 3A9401	1299	1.D	A, (LCNTAS)	
		01E4 A7	1300	AND	6	
		01E5 ER1602	1310	28	Z, INSERT	
774 (174		0158 380201	1220	LD	A, (COMPR)	
TIJA FLAG DE CIERRE A LA DIRECCION DE		GIER 3C	1330			
SHECCION DE		DIEC CAF701	1340	JP.	Z,LASSAL	
DESCRIPTION PARA PREVENIR LINA		01EF ED580801	1350	LD	DE, (CONENT)	COMPRAL, FIJA M. A DONDE
REPARA HL Y DE PARA SUMAR		01F3 19	1360	ADD		: DESC IN EL CRIETO
RESTAR EL VALOR DE INCR.		01F4 C3F801	1570	36	SISTER	1COMPR-O, 2 PARA RESTAR
HEATHER EL WILDR DE INCH.		01F7 05	1280 FEDOR		3	IVE CURNING ENTRADAS SE HAN
		01FB 3A0491	1390 SISTE	M LD	A, (LONTAS)	THEORIG
CHPRUERA BI CUIERE BUMAR			1400 }			THECHU
RESTOR		01FB 90	1410	SUP	0	
		OFFC CRISCS	1420	26	Z.INSERT	IFIDS ML A LA ULTIMA
		OIFF SF	1430	LD	E, 8	
			1440 1			: POSTCION DE LA ULTINA :ENTRADA
CHARLIERA OT DI BERNAR		0200 C0C701	1450	DAT	HL, DE	TEXTRACH
CMPRUEBA SI AL RESYAR						
OMPRUEBA SI AL RESTAR ENDRA UN VALOR DEMASTADO AJO		0203 19	1460			
ENDRA UN VALOR DEMASTADO		0203 19	1470	DEC	HL.	THE TE LING ENTRADA ANTES H.
ENDRA UN VALOR DEMASTADO		0203 19 0204 28 0205 EB	1470	DEC	HL BE, HL	DE ES LINA ENTRADA ANTES HL
EMBRA UN VALOR DEMASTADO AJO	5 0.22	0203 19 0204 28 0205 EB 0206 280801	1470 1480 1490	EX	HL BE, HL HL, (LONENT)	
EMBRA UN VALOR DEMASTADO AJO	Figura 9.23	0203 19 0204 28 0205 EB 0206 280801 0209 19	1470 1480 1490 1500	EX LD ADS	HL BE, HL HL, (LDNENT) HL, DE	
ENGRA UN VALOR DEMASTADO	Figura 9.23 Rograma de búsqueda binana (contracción).	0203 19 0204 28 0205 EB 0206 280801	1470 1480 1490 1500	EX LD ADS	HL BE, HL HL, (LDNENT) HL, DE	

0219 B1 0214 ED480801 0216 ED80 0210 A0401 0223 3C	1540 1550 1569 1570 INSERT 1580 1590 1600 1610 1620 1630	POP EX LD LDIR LDIR LD INC	NZ, HOVEN HL IV DE DE, NL BC, (LONENT)	(SEPTITE ET EE T	0134V 013
0224 320401 0227 018998 0228 E9	1660 SALIR 1670 : 1690 : 1690 :	LD RET	BC, #OFFFF	IMUESTRA LO QUE	
022E 14 022F CASS02 023Z EDSB0001	1700 BORNAR 1710 1720 1730	INC JP LD		INE ST DENETO I	
0237 17 0238 380401 0238 90	1750 1760 1770 1780	000 808 908 40	HL, DE A, (LONTAB) B Z, SAJOTA	IDE III POS. DE IESTA UNA ENTRI IVE CUANTAS EN INCONO	OBJETO, HL IDA ANTES MADAS SE NA
0243 EDBO	1000	LDIR	NZ, SHIFT	UNA LOVENT	entrum tool b
024C 30 024D 32040L 0250 01FFFF	1840	DEC LD LD	(LONTAG) . R	HUESTRA LO QUI	
0254	1890 FIN	ENO			
BORRAR 0228 CERRAR 0100 CREAL 0189 DEBAJD 018F	BASETA 0:06 BUSC 0:08 COMPP 0:02 DEALTO 0:AF ENTRAD 0:28 INSERT 0:216		MULT 0 NOCERS 0 NUEVO 0 SALIRE 0 SISTES 0 SUMALD 0	IDA SALIR CO ISS SHIFT CO ITS SISTEM C	22A 23F 1FB

Lista encadenada

Los elementos de esta lista contienen una etiqueta de tre caracteres aflanuméricos. 290 bytes de datos, un apuntador de dos bytes con la dirección de partida del elemento siguiente y un marcador de un byte; cuando éste vale "1", implea to rutina de inserción colocar un elemento nuevo en el lugar de otro preexistente.

TESTS 0153

VALE 0154

Además, para facilitar la recuperación, hay un directorio que considera un apuntado rotentado hacia la primera entrada de cada letra del alfabeto. Las etiquetas son caracteres alfabelica ASCII. Todos los apuntadores del final de la lista tienen un valor. NIL. que en este caso se ha elegido igual a la base de la labla, ya que dicho valor nunca debe aparecer en el interior de la lista encademada.

Figura 9.24
Pasa de prueba de la lista
bática

IREPITE SI ES NECESARIO ICARSA EN ESPACIO VACIU

TINCREMENTA LONGITUD TABLA

IMUTETRA LO GUE HA NECHO

SVE EL CRUETO PSTA ALLI

DE M POS. DE OBJETO, ML ENTA UMA ENTRADA ANTES VE CUANTAS ENTRADAS SE HAN

HECHO INA LIDNENT

DECREMENTA LONGITUD TABLE

MUESTRA LO DUE HA REALTZ.

NOBUEN 014C NOVALE 01C4 SALIR 022A SHIFT 023F SISTEM 01FB

SHIFT 023F SISTEM 01FB SUMMS 01D3 VALE 01C6

una etiqueta de tres tos, un apuntador de elemento siguiente y vale "1", impide a la nuevo en el lugar de

hay un directorio que a primera entrada de caracteres alfabéticos de la lista tienen un igual a la base de la ecer en el interior de

Page de "NUEVO" Table ster is imprine Pase de "NUEVO" con otro bojeto Table tres le inserción. None: le table signe · · · (inserciones adicionales) · · · Confloyeride de la talka tana pandatan ration I'm objection 35 25-35 35 35 35 35 36 44 41 44 AM755555555550AG 0400 41 4E 54 35 35 35 Pase de "BUSO" de SON" (en la dirección 0300) --- Hallado 2 M REEE RCHORD DE-DOOD ME-DE27 S-0100 F=0263 0263' DALL 0100 4-02 F=0263 0263' DALL 0100 400 M-02 FEBRURO 1-00 701F0'1 Dirección del objeto en la tubla (comprober en la tabla de arriba que está SON)

Lable taked

Figura 9.24
Pate de prueba de la lista alfatérca.



Figura 9.24
Pase de prueba de la hsta alfabética (continuación).

Los programas de inserción y eliminación ejecutan las manipulaciones obvias de los apuntadores. Ultifaza la bandi INDEXA para indicar ni el que señala un objeto procede de un elemento anterior de la lista o del directorio. Los proganos correspondientes se encuentran en la figura 9.29. Las estructura de datos anacrecen en la 9.21.




Figura 9.25 Estructura de la lista encadenacia.

Caulign-moise for in such reads to the such read

ación ejecutan las mani-. Utilizan la bandera material de objeto procede de un ectorio. Los programas ra 9.29. Las estructuras



Una aplicación de esta estructura de datos seria un libro de direcciones informatizado, en el que cada persona estuviese representada por un código único de tres letras (sus iniciales, por ejemplo) y tuvises en el campo de datos una dirección samplificada y el número de telefono (hasta 250 eraceteras). Examinemos dicha estructura más de cerca. El formato de cada entrada es:



Las convenciones son las habituales:

LONENT: longitud total en bytes. BASETA: dirección de la base de la lista.

Se supone que la dirección de OBJETO reside siempre en el registro IY antes de entrar al programa. REFBAS señala la dirección de la base del directorio o "tabla de referencia".

Cada una de las direcciones de dos bytes de éste apunta a la primera patrición de la letra a que corresponde en la lista, de manera que cada uno de los grupos de elementos que comparten la misma inicial en sus ciujquelas forman, en realidad, una losa independiente dentro de la estructura general. Esta caractelad direcciones. Observese que durante la insectión y la climinación no se mueve ningún dato, sino que únicamente se modifican los punteros. como en cualquier estructura de lista encadenada.

Si no aparece ningunia entrada con una inicial especifica o si no hay ninguna que sigua falla feticimente a otra precisiente, sus punteros sefialan al comienzo de la tabla (= "NILL"). Al fondo de ésta se conviene en almacenar un valor tal que el valor absoluto de la diferencia entre el y "Z" sea mayor que la diferencia entre "A" y "Z": sea constituye el indicador de fin de tabla [EOT]. En este caso, el EOT ocupa la misma cantidad de memoria que un elemento normal, pero si se desca puede tente memoria que un elemento normal, pero si se desca puede tente de la constante de la rutian PEETA. B.

El marcador de fin de tabla se lleva al valor del principio de la misma ("NIL").

Se conviene en llevar los "punteros NIL" del final de una serie, o de una posición del directorio que no señale una serie. al valor de la base de la tabla, para disponer de una identificación única, aunque podría emplearse otra convención. En concreto, si se emplea un marcador diferente como EOT = ahona algo de espacio, porque no es preciso mantener entradas NIL para los artículos inexistentes.

La inserción y la eliminación se llevan a cabo de la forma habitual (véase la parte I de este mismo capitulo) simplemente modificando los punteros adecuados. Se usa la bandera INDEXA para indicar si el puntero que señala el objeto está en la tabla de referencia o en otro elemento.

BUSOUEDA

El programa de búsqueda (BUSQ) reside en las posiciones de memoria 0108 m 015D y utiliza la subrutina PRETAB de la dirección 01D9.

El principio de búsqueda es bastante obvio:

- Se obtiene en el directorio la entrada correspondiente a la letra del alfabeto situada en la primera posición de la etiqueta de objeto.
- 2. Se obtiene el puntero y se accede al elemento. Si es NIL, la entrada no existe.
- En caso contrario, se compara el elemento con OBJETO; ni coinciden, la búsqueda ha concluido positivamente. Si no, el apuntador se orienta hacia la entrada inmediatamente inferior.

Figura 9.27

encadenada.

Ejemplo de inserción en la

4. Se vuelve a 2.

La figura 9.26 recoge un ejemplo.



Figura 9.26 Búsqueda en la lista encade-



s NIL" del final de una que no señale una serie, sponer de una identificatra convención. En contte como EOT se ahorra mantener entradas NIL

van u cabo de la forma so capítulo) simplemente s. Se usa la bandera ue señala el objeto está emento.

reside en las posiciones abrutina PRETAB de la

nte obvio:

ada correspondiente a la primera posición de la

al elemento. Si es NIL,

elemento con OBJETO; cluido positivamente. Si la la entrada inmediata-

Figura 9.27 Estrolo de inserción en M lista encadenada.



a a rague)


INSERCION

Es básicamente una búsqueda seguida de una inserción cuando se encuentra un elemento "NIL".

Se sitúa un bloque de almacenamiento, para la nueva incorporación, a continuación del marcador EOT, buscando para ello un indicador de ocupación en posición "disponible".

El programa aparece en la figura 9.29, se llama "NUEVO" y reside en las direcciones 015E

01AB, La figura 9.27 recoge un ejemplo.



ELIMINACION

Para eliminar un elemento se sitúa su indicador de ocupación en posición "disponible" y se ajusta el puntero al mismo desde el directorio o desde el elemento anterior.

El programa se llama "BORRAR", y reside en las direcciones O1AC a 01D8. La figura 9.28 recoge un ejemplo de eliminación.




Figura 9.28 Ejemplo de eliminación.

COSSERVE QUE DAN NO SE BOTHA, SINO OUT SE DEJA: INVESTILLE

		0100	10	neg	P0100	
		OLOG EEGI	20 INDETA	DEFY	FIN	
		0102 EF01	30 BASETA			
		0104 F101	40 REFBAS			
		0106 F301	50 LONENT	DEFY	FIN+5	
		010E 3E00	60 ; 70 BUSE	LD	A.0	I INICIALIZA PLAGS
60c		0109 3500	PO SUSA	LD	B.A	I INTERNETER LENGO
600		0106 3C	90	INC	0,11	
No.		0100 320001	100	LD	([NDEXA),A	
		010F C00901	110		PRETAB	CORE LA DIRECCIÓN DEL
			120 :			IPUNTERO DE INDICE
		0112 LA	130	LD	A, (DE)	LCOLOCA EL CONTENIDO DEL
		011X AF	140 [1.0		LPUNTERD EN HL
		0113 AF 0114 13	150		L,A DE	
		0114 13 0115 1A	160		A, (DE)	
		0115 18	150	LD	H A	
		0117 E5	190	PUSH	HI.	
		0118 DDE1	200	POP		
		011A 207E00	210 COMPAR		A, (1X+0)	IBIRA LA PRIMERA LETRA DE
			220 :			LENTRADA
800		011D FE7C	230	OP	N7C	IVE SI ES MARCABOR EDT
Fet.		011F 025001	240	JP	NC, NDENCO	- DOMESTIC LAS DOLLARDES
		0122 B07E00 0125 FD8E00	250	LD	A, (1X+0)	COMPARA LAS PRIMERAS LETR.
		0125 FD9600	270	JP.	C, NOVALE	
		0158 C52001	580	37	NI, NDENCO	
AA -myvesteus		012E D07E01	290	LD	A, (1x+1)	1COMPARA SEGUNDAS LETRAS
W. HANDERS		0131 FDSECI	300	DP.	114+11	
		0134 D44601	310	JP.	C. NOVALE	
		0137 025001	320	JP.	NZ, NOENCO	
		0138 D07E02	220	LD	A, ([X+2)	COMPARA TERCERAS LETRAS
		0135 008602	340	CP	[[Y+2]	
		0140 CASB01	320	JP JP	Z,ENCONT	
		0143 E25D01	360 370 NOVALE		NC, NDENCO	
		0148 D1	380 NOVALE	POP		
		0149 200601	390	LD	HL, (LONENT)	ISALTA AL PUNTERO DE ENTR.
		014C 19	500		HL, DE	TURKIN NE FERIENCE DE ENTRE
		0140 4E	410	LD	C, (HL)	IPONE EL VALOR DEL PUNTERO
			420 ;			TEN BC
		014E 23	430		HL	
		014F 46	440	LD	D, CHC.1	
		0150 C5 0151 DDE1	450	PUSH		ICARGA IX CON EL PUNTERO
		0121 00E1	460 470	PDP	IX	
		0155 320001	480	LD	(INDEXA),A	IRESET DE FLAD
		0158 C31A01	490	39	COMPAR	INCORT DE PEND
		0158 06FF	200 ENCONT		B, MOFF	
		0150 CF	510 NOENCO		-,	
			520 \$			
			530 ;			
		4.54 5445	540 :			
		0156 020801	550 NUEVO	CALL	BUSD	IVE DONDE DEBE IN EL DBJETO
		0161 C4 0162 CAAB01	560 570	INC	7.59LIR	
		0162 DARS01	380	PUSH		IALMACENA DIRECCION PREVIA
		V102 D3	599 ;	ruse	W.C.	IDE ENTRADA
		0166 200201	600	LD	SL, (BASETA)	IBUSCA ESPACIO EN LA TABLA
			610 :		THE TENEDE IN	FARA ENTRADAS MIEVAS
		0169 E8	\$20 SIGUIE	EX	DE.HL	IMUEVE AL FINAL DE LA
			630 1			SENTRADA SIGUIENTE
		0168 280501	640	LD	HL, (LONENT)	
		0160 23	450	INC	HL.	ISUMA TRES PARA LA LONGITUD
		016E 23	650 1	INC		IDE ENTRADA REAL
		016F 23	680		HL.	
		0170 19	690		HL. DE	
		0171 7E	700	LD	A, (HL)	
	Figura 9.29	0172 30		DEC	8	
	Aogramas de la lista encade-	0173 CA6901	720	JP.	Z,SIGUIE	ISI HAY ALGO ALLI. LD
	nsdg.		730 (INTENTA DTRA VEZ

				1
0176 13	740	INC	ne.	
0176 13	750	PUSH	26	IGUARDA LA POSICION DEL
01// 113	760 1	, mari	P.	1ESPACIO VACIO
0178 FDES	770	PUSH	174	IMUEVE IY A H.
0178 E1	780	POP	HL.	
017B ED490601	790	1.0	BC, (LONENT)	1 COLOCA EL DOJETO III LA
0119 50420201	900 t			LTABLA
017F EDDO	810	LDIR		
0181 0052	620	PUSH	EX	PONE LA DIRECCION DE
	B30 :			CENTRADA DETRAS SEL MOTTO
01B3 E1	B40	PCP	HL	EN LA POSICION DEL
	B50 ;			I PUNTERO
0194	860	EX	DE, HL	
0185 73	870	L.D	114L7,E	
0186 23	860	INC	HL.	
0187 72	890	LD.	CHC.7 , D	
0188 23		INC LD	HL (HL), I	DEFINE EL MARCADOR DE
0189 3601		0.37	(14.7) 1	#GCUPACION
	920 : 930	POP	HL.	COSE LA DIRECCION DONCE
0188 E1		PUP	19.	TESTA EL ESPACIO
018C 3A0001	940 : 950	LD	A, (INDEXA)	EVE DUE PUNTERDS PREVIOR
018C 3A0001	950	DEC	A, TINECKNI	DEBE ESTABLECER
018F 3D 0190 CAA001	970	JP	I.SETINX	PECE ENTRECEDEN
0140 CMM001	980	EI	COP1 AB	IDDSE LA DIRECCION DE
0194 ED280901	990	LD	DE. (LONENT)	JENTRADA PREVIA AL COJETO
0198 19	1000	ADD	ML. DE	1 Y 1.8 COLOCA EN EL AREA
01.0	1010 :			IDBL PUNTERD
0199 D:	1020	POP	BE	IRECOBRA LA DIRECCION DO.
	1930 :			10BJETO
019A 73		LD	(HL),E	ILA PONE EN LA POSICION
	1050 ;			I DEL PUNTERO
0198 23	1060	INC	HL	
019C 72	1070	LD	IHL1,D	
	1090	38	TERRIN	
01A0 Ci	1090 SETINX	PDP		ILIMPIA EL STACK ICOSE LA DIRECCION DEL
DIAL CDD901		CALL	PRETAB	
	1110 :			I INDICE CARGO HL EN EL
CIA4 EB	1120	E3	DE.N.	LIBROR HE EN EL
01A5 73	1130	INC	CHLT,E	
01A6 23 01A7 72	1150	LD	CHILD . TO	
OIAS OIFFFF	1160 TERMIN		BC, WOFFFF	SMUESTRA DUE HA MECHD
OIAS OIFFFF	1170 SALER	DET	mc, access	
Olve m	1180 1			
	1190 1			
	1200			
01AC CDOB01	1210 BGRRAR	CALL	2U20	COSE LA DIRECCION DEL
	1229 1			I DEJETO
CIAF MS	1230	INC	8	IVE SI ESTA ALLI
0180 020801	1240	JP	NZ, BALIRE	
0183 DOE5	1250	PUSH	IX	FELJA IN, AL AREA III PUNTERI
	1260 ;			IDEL DEJETO
01B5 E1		PQP	HL.	
0196 E34B0&0%	1280	F.D	pc, (LDNENT)	
0194 09	1290	900	HL, BC C, (HL)	RECODRA EL PUNTERO
OIBB 4E	1300	LD	HL.	INCOME TO LOUISING
018C 23 018D 46	1320	LD	B, THL	
0186 52	1330	TNC	HE.	
018E 25	1340	LD	(HL1.0	180RRA EL MARCADOR DE CO.F.
01E1 3A0001	1350	1.0	G. (TNDEXO)	WE SI ES NECESARIO DARBIM
0.01 340001	1360			(EL INDICE
0104 30	1370	DEC	9	
0165 C2CF01	1200	3P	NZ, CAMBIA	
0108 000901	1390	CALL	PRETAB	PENE LA DIRECCION EN HL
OTCS EM	1400	EX	DE, HL	
0100 038301	1410	JP.	HIDVIN	
01EF 280601	1420 CAMBIA	LD	HL, (LONENT)	SFEJA HE AL PUNTURO DE LA
	1430 ;			;ENTRADA PREVIA
0102 19	1440	ADD	HL, DE	
0103 71	1450 MOVIN	LD	DALI,C	1 INC HL
0104 70	1460	LO	tHL1,B	

Figura 9.29 Programas de la lista encaden da (continuación).

Figura 9.30
Pase de pruebe del program
la lista encadenada.

Figura 9.29 Progremas de la lista encade-nada (continuación).

ı	GUARDA LA POSICION DEL ESPACIO VACIO MUEVE IY A HL	
	COLOCA EL OBJETO EN LA	

PONE LA DIRECCION DE BENTRADA DETRAS DEL CEJETO FILLEN LA POSICION DEL PUNTERO

IDEFINE EL MARCADOR DE IDCUPACION (COSE LA DIRECCION DONDE IESTA EL ESPACIO IVE QUE PUNTEROS PREVIOS

ICOGE LA DIRECCION DE IENTRADA PREVIA AL DEJETO IY LA COLOCA EN EL AREA IDEL PUNTERO IRECORRA LA DIRECCION DEL IDBJETO ILA PONE EN LA POSICION

ILIMPIA EL STACK ICOGE LA BIRECCION DEL

IDEL PUNTERO

IMMESTRA QUE NA HECHO

FCOGE LA DIRECCION DEL 100JETO 1VE SI ESTA ALLI

IFIJA HL AL AREA DE PUNTERO

I RECORRA EL PUNTERO

190RRA EL HARCADOR DE COUP. 1VE SI ES NECESARIO CAMBIAR JEL INDICE

IPONE LA DIRECCION EN HL

FIJA WL AL FUNTERO DE LA EENTRADA PREVIA

INC HE

CIDS CIPPER	1470 1480 S9LTRE		BC, WOFFFF		
	1490 ;				
	1500 [
	1510 I 1520 PRETAB				
0107 E3		PUSH	Hr.		
010A F07E00	1220	LD	8, (11,+0)	: ORJETO	RIMERA LEYRA DEL
	1540 [CABECERA ASCLI
0100 30	1550	DEC	A	I BERRIA LA	CABECERA ASCII
01DE D640	1560		#40		
01E0 CB27	1570	SLA	A	IMULTIPLIC	A PUN 2
01EZ ZA0401	1580	LD	ML, (REFBAS)		
01E5 B5	1590	ADD	A,L		
01E6 6F	1800		L,A		
01E7 D2EB01	1510	JP.			
01EA 24	1620	INC	H		
01EB EB	1920 EISUS		DE, HL		
OlEC E1	1640	P0P	HL.		
OIED CP	1850	RET			
	1660 ;				
OIEE	1670 FIN	END			
BASETA 0102	BORRAR 01AC		NOVALE 01		
BUSG 0108	CAMBIA OICE		PRETAB DI		
CUMPAR DIIA	ENCONT 0158		BALIR 01		
FIJAR OLES	FIN OLEE		SETINX 01	BIBUE OA	0169

LONENT 0106

NOENCO 0150

INDEXA 0100

MOVEN OLDS

ta Sen	Ob	jet	05. 6	100	me	mb	ria.										y ses podelance es stemonia
		æ	400	11	44	11	44	41	33	51	31	57	53	00	ga	DD	SWITTERSHIP
	45	45	44	6.2	8.7	625	3.2	52	12.	83	32		50	0.6	-26	96	PATO 270 272 272
45.70	401		634	33	5.5	4.8						11	14	20	120	20	min (153333333)
			91														1201.54444444444
0380	41	42	54	85.		3.5	34	36	-34	26	36	35	54	60	0.0	00	05501468050505111
GALO	41	56	5.0	10	8.2	3.7	8.7	17	37	4.7	5.7	32	8.7	m5	-0.0	60	07777777777777
0170		47	44	SE	90	385	-521	521	30	50	511	46	90	02	02	00	<1 Holistophist
																	Caracter EDT on

0450 0450 0450 0470	000	00	00 00 00	00	10	50	00	100 000 100	90	00	00 00	00	00 00	00	
-845.00 85.00 95.10															Diegetoelo inicial

Figura 9.30
Pase de prueba del programa de la lista entrarientada

Figura 9.29

Rogramas de la lista encadena-

da (continuación).

rabia inicial



Figura 9.30
Paso de prueba del programa de la lista encadenada (continuación).

Resumen

El programador principiante no tiene necesidad de precetere todavia por los detalles de la realización y manipulación de estructuras de datos, aunque la programación eficiente de algoritmos no triviales obliga a dominarlas. Los ejemplos presentados en este capitulo ayudaria al lector a conseguir esdominio y a resolver todos los problemas planteados por las estructuras de datos habituales.

Configuracion de la

D this crafts

0 05 05

1 4175555555555

0 04 03

1 417555555555

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

0 05 05

inada

stente

rección de III entrada

Note: Lambius on his

necesidad de preocuación y manipulación ramación eficiente de as. Los ejemplos preector a conseguir ese as planteados por las



Introducaión

Opciones bá

Desarrollo de programas

Introducción

Todos los programas que hemos visto hasta ahora los bemos desarrollado "a mano", sin ayuda del saporte lógico ni del físico. La única mejora sobre el aso directo del código binario ha sido lo escritura en un cidigo memorlocínico llamado le neguaje ensambilador. Pero para desarrollar buenos programas es necesario conocer las posibilidades que oficen los soportes físico y lógico, y valorarlas es justamente la finalidad de este capítulo.

Opciones básicas de programación

Un programa puede escribirse fundamentalmente de tres formas: en código binario o hexadecimal, en lenguaje ensamblador o en un lenguaje de alto nivel. Analicemos una por una las tres posibilidades.

CODIFICACION HEXADECIMAL

Lo normal es escribir los programas en ensamblador, pero la mayor parte de los sistemas baratos de placa única no disponen del programa ensamblador encargado de traducir automáticamente los términos mnemotécnicos a código máquin.
Jo que obliga a efectuar esa traducción a mano. La codificación
interna es may moiesta de usar y está expuesta a errores, por le
que normalmente se prefere la besadecimal. Como ya vinos os
el capítulo 1, una cifra hexadecimal representa cuatro bis biarios, de manera que el contenido de cualquier byte se representa
con solo dos. En el apéndice se encuentran los equivalents
hexadecimal. Como de la
besadecimal como de considera de la
presentación dos las instrucciones del Z80.

En resumen, si los recursos del usuario son limitados y to dispone de ensamblador, debe traducir a mano el programa a hexadecimal. Es una labor razonable si las instrucciones son pocas —entre 10 y 100, por ejemplo—, pero abarrida y progesa a a errores si el programa es más largos sis embatgo, el hedio esque la major parte de los más largos sis embatgo, el hedio por parte de los porques para que el major parte de los programas ensamblador y sis techdo allínumérico.

La codificación hexadecimal no es, pues, la más aconsejable, sino la más bartat. El precio de un ensamblador y de un teclado allíanumérico se compensa ampliamente con el trabajo quier caso, ello no altera la forma en que se escribe el programa propiamente dicho: esto se hace siempre en lenguaje ensambla der, para que sea comprensible por el programador humano.

Figura 10.1 Niveles de programación

PROGRAMACION EN LENGUAJE ENSAMBLADOR


Esta forma de programación se refiere tanto a los programas que se cargan en código hexadecimal como a los que se introducen en código simbólico mnemotécnico. Vamos a centrarnos en este segundo caso, que exige disponer del correspondiente programa ensamblador. Este lee cada una de las instrucciones símbólicas y las traduce al código binario utilizando de l a 5 bytes, según lo especificado al codificar las instrucciones. Pero un buen ensamblador dispone de otros recursos adicionales que facilitan la escritura de programas y que examinaremos más adelante. En particular, dispone de seudoinstrucciones que modifican el valor de los simbolos. Puede trabajarse con direccionamiento simbólico y saltarse a una posición simbólica. Durante la fase de puesta a punto, que suele suponer la eliminación o la adición de instrucciones, no es preciso reescribir a programa completo si se inserta alguna entre una bifurcación y el punto al que se bifurca, porque se emplean etiquetas simbólicas que el ensamblador ajustará automáticamente durante la traducción. Gracias al ensamblador, el programa puede también enicos a código máquina, a mano. La codificación expuesta a errores, por lo cimal. Como ya vimos en presenta cuatro bits binaalquier byte se representa uentran los equivalentes 280.

ario son limitados y no a mano el programa a ilas instrucciones son pero aburrida y propeno; sin embargo, el hecho enadores de placa única ue, para que salgan más amblador y sin teclado

oues, la más aconsejable, ensamblador y de un diamente con el trabajo en en memoria. En cuales escribe el programa e en lenguaje ensamblaprogramador humano.

Rigura 10.1 Niveles de programación

ponerse a punto en forma simbólica. Para examinar el contenido de una possición de memorira y reconstruir la instrucción que representa a nivel ensamilador puede emplearse un desmontador o desensambiador. Más adelante veremos los recursos que ofrece el soporte lógico de un sistema, pero antes vamos a detenernos en la tercera ocidir.



ENSAMBLADOR

ere tanto a los progranai como a los que se técnico. Vamos a cendisponer del corresponada una de las instrucbinario utilizando de I ificar las instrucciones. tros recursos adicionais y que examinaremos seudoinstrucciones que e trabajarse con direcosición simbólica. Duele suponer la climinaes preciso reescribir el ntre una bifurcación y lean etiquetas simbóliáticamente durante la ograma puede también

LENGUAJES DE ALTO NIVEL

Los programas pueden, por último, escribirse en BASIC, APL, PASCAL u otro cualquiera de los numerosos lenguajes de alto nivel. Las técnicas de trabajo con éstos están fuera del alcance de este libro, y nos limitaremos aqui a reseñar brevemente algunas peculiaridades de las mismas. Los lenguaies de alto nivel constan de instrucciones potentes que hacen la labor de programación mucho más rápida y mucho más fácil. Dentro del ordenador hay un programa muy complejo que traduce dichas instrucciones a la representación binaria de máquina. Por lo general, a cada instrucción de alto nivel corresponden muchas binarias. El programa encargado de la traducción se llama compilador o intérprete. El compilador traduce primero el programa entero a código objeto y a continuación lo ejecuta; el intérprete, por el contrario, traduce una instrucción y la ejecuta antes de pasar a la siguiente; tiene la ventaja de la interactividad, pero a cambio de una eficacia inferior a la del compilador. No diremos nada más aqui de esta clase de lenguaies, y nos limitaremos a partir de ahora a la programación de un microprocesador real en lenguaie ensamblador.

Recursos lógicos

Veremos aqui los recursos lógicos más importantes que hay, o debe haber, en los sistemas de desarrollo completos. Ya hemos definido algunos de ellos; antes de seguir los describirmos brevemente y definiremos los demás programas de interés.

El ensumblador es el programa encargado de tradori fu prepenentación menometerica de las instrucciones a su equivalente binario. A cada instrucción simbólica suele corresponde una binaria (que puede ecupar 1, 2 a 3 bytes. El Codigo binario resultante se llama código objeto y es directamente ejecuable por el microordenador. El ensamblador genera también un fistado simbólico completo del programa, las tablas de equivalecia que debe usar el programanor y la fista de frecuencia de aparación de símbólos en el programa. Veremos algunos ejemnios en este mismo canitulo.

También hace el ensamblador una relación de errores de sintaxis, como instrucciones mal escritas o ilegales, fallos de bifurcación, etiquetas duplicadas o inexistentes, etc.

Pero no elimina los errores lógicos, que son competencia exclusiva del programador.

El programa compilador traduce las instrucciones escritas ma lenguaic de alto nivel a su forma binaria.

El intérprete es parecido al compilador, ya que tambée traduce instrucciones de alto nivel a representación hiantia, pero no conserva la representación intermedia de las mismas además. Las ejecuta immediatamente. Inclusos es normal que siquiera genere código, intermedio y ejecute directamente las instrucciones de alto nivel.

El monitor es un programa básico indispensable para utilizar los recursos físicos del sistema. Controla constantemente las entradas de los periféricos y organiza el resto de los dispositivos. Por ejemplo, en un microordenador de placa única equipado con teclado e indicadores LED, el monitor mínimo, debe vigilar constantemente el teclado nor si se produce una entrada y presentar el contenido especificado en la pantalla LED: también dehe comprender unas pocas órdenes introducidas por teclado, como ARRANCAR, PARAR, SEGUIR, CARGAR EN MEMORIA o EXAMINAR MEMORIA. En sistemas grandes suele Hamarse al monitor programa ejecutivo, va que también se encarga de efectuar manipulaciones compleias en los ficheros y de organizar las tareas. Todo este conjunto de recursos constituve el sistema operativo; cuando los ficheros residen en disco, el sistema operativo se denomina sistema operativo de disco o DOS (disk operative system).

ás importantes que hay, sarrollo completos. Ya de seguir los describire-s programas de interés, sargado de traducir la calciones a su equivalica suele corresponder. El código binario directamente ejecutable genera también un listas tablas de equivalenista de frecuencia de Veremos algunos ejem-

relación de errores de is o ilegales, fallos de istentes, etc.

que son competencia

astrucciones escritas en

ador, ya que también representación binaria, nedia de las mismas y. cuso es normal que ni ecute directamente las spensable para utilizar

a constantemente las

resto de los dispositide placa única equipaaonitor mínimo, debe
produce una entrada a
pantalla LED; tamnes introducidas por
GUIR, CARGAR EN
En sistemas grandes
to, ya que también se
tejas en los ficheros y
to de recursos constisos residen en disco, el
operatiro de disco
el

La finalidad del editor es facilitar la introducción y modificación de textos y programas. Permite al usuario introducir caracteres cómodamente, suplementarlos, insertarlos, añadir líneas, eliminar líneas y buscar caracteres o series de caracteres. Es un recurso importante que facilita la introducción de textos.

Cuando un programa no funciona bien, lo normal es que no haya ninguna indicación del origen del fallo, y por eso el programador suele inseriar puntos de interrupción que lo detienen en direcciones especificadas para poder examinar el contenido de la memoria en esos puntos; ésta es, justamente, la función principal del programa de puerta a punto i debugger, Permite interrumpir un programa, volver a ponerlo en marcha, examinate contenido de la buención por la companio de marcha, examinate con esta de la companio de la companio de marcha, examinate de puesta a punto lambién analizar datos en forma simbólica, hexadecimal, binaria u otra representación habitual, y los cargas en esos mismos formatos.

El programa de carga es responsable de la colocación de varios bloques de código objeto en posiciones especificadas de memoria y del ajuste de sus respectivos apuntadores simbólicos para que puedan referenciarse mutuamente. Se emplea para desplazar programas o bloques a diversas áreas de memoria. El programa simulador o emudador initia el funcionamiento de un dispositivo, por lo general el microprocesador, en su ausuenta do antes de cagarán en la placa real. De está forma se puede suspender un programa, modificarlo y archivario en memoria. RAM: pero el simulador también tiene inconvenientes:

- Por lo general, sólo simula el procesador, no los dispositivos de entrada/salida.
- La velocidad de ejecución es baja y opera en tiempo simulado, lo que impide la verificación de dispositivos de tiempo real y puede plantear problemas de sincronización aun cuando la lógica del programa sea correcta.

Un emulador es, básicamente, un simulador de tiempo real. Utiliza un procesador para simular otro con todo detalle.

Se llamán ratinas de serricio a las necesarias en la mayor parte de las aplicaciones y de las que el usuario quisiera ver encargarse al fabricante: multiplicación, división y otras operaciones aritméticas, desplazamiento de bloques, verificación de caracteres, manipulación de dispositivos de entradafsatida, etc.

Secuencia de desarrollo de un programa

Vamos a analizar la secuencia típica de desarrollo de un programa a nivel de ensamblador. Supondremos que disponmos de todos los recursos mencionados antes, con el fin de poner de relieve su utilidad. Cuando no se encuentran en un sistema, siempre pueden reemplazarse por los correspondientes programas, pero a costa de un mayor esfuerzo de puesta a nunto.

Lo normal es empezar por crear un algoritmo y definir las estructuras de datos del problema que desea resolverse. A continuación hay que desarrollar todos los diagramas de flujo necsarios: y, por último, convertir éstos en un programa escrito æ lenguaje ensamblador (esta última fase se llama codificación).

Acto seguido se introduce el programa en el ordenador, para lo que existen diversos recursos fisicos que estudiaremos en la siguiente sección.

El programa pasa a la memoria RAM del sistema bajo la supervisión del editor. Cuando ha entrado una parte completa del mismo —una o varias subrutinas—, se comprueba su funcionamiento.

Primero se utiliza el programa ensamblador. Si no reside en el sistema, se carga a partir de una memoria externa, como un disco. A continuación el programa se ensambla, es decir, se traduce a código binario, lo que da lugar al programa objeto. listo va para ser ejecutado.

Es raro que un programa funcione bien a la primera, Para verificar su buen comportamiento se introducen en posiciones cruciales, en las que sea fácil comprobar si los resultados intermedios son correctos, una serie de puntos de interrupción, Para efectuar la comprobación se emplea el programa de puesta a punto. Al dar la orden "ARRANQUE", el programa se pone en marcha y se detiene en los puntos especificados, que el programador aprovecha para comprobar el contenido de los registros. o de la memoria, y asegurarse de que los datos son correctos; en caso afirmativo, sigue hasta el punto siguiente. Si anarece un dato incorrecto, es que hay un error en el programa; lo primero que hace en este caso el programador es repasar el listado para ver si los códigos están bien escritos; si lo están, cabe suponer que el error es de naturaleza lógica, y en ese caso conviene estudiar los diagramas de fluio (estamos suponiendo que éstos se han comprobado previamente u mano y funcionan razonablemente bien). Lo normal es que el fallo esté en la codificación, lo que obliga a rehacer un segmento del programa. Si la representación simbólica del mismo está todavía en memoria, no hay más que reintroducir el editor y modificar las líneas afectadas.

ma

ca de desarrollo de un ondremos que disponeos antes, con el fin de o se encuentran en un or los correspondientes r esfuerzo de puesta a

algoritmo y definir las sea resolverse. A contiiagramas de flujo neceun programa escrito en se llama codificación, ama en el ordenador, sicos que estudiaremos

M del sistema bajo la do una parte completa se comprueba su fun-

blador. Si no reside en oria externa, como un ensambla, es decir, se ir al programa objeto.

ien a ia primera, Para roducen en posiciones si los resultados interde interrupción. Para rograma de puesta a programa se pone en icados, que el prograenido de los registros. datos son correctos: guiente. Si aparece un programa; lo primero epasar el listado para están, cabe suponer en esc caso conviene suponiendo que éstos y funcionan razonasté en la codificación. rograma. Si la repreen memoria, no hay las lineas afectadas,

para a continuación repetir de nuevo la sección corregida. En algunos sistemas la memoria no es suficientemente capaz, y es preciso llevar la representación simbólica del programa a un disco o una cinta antes de ejecutar el código objeto; en este caso, como es natural. ha y que volver a cargar la representación simbólica a partir del soporte antes de introducir de nuevo el editor.

El procedimiento descrito se replie todas las veces que sea necesario hasta que el programa funcione correctamente. Es pressos insistir en que la prevención es mucho más eficaz que la curación. Si el diseño es correcto, el programa empezará a funcionar bien rápidamente en cuanto se corrijan los errores mecanográficos inevitables o los fallos de codificación obvios: por el contrario, poner a punto un programa mal diseñado lileva muchisimo tiempo, más todavia que el empleado en el diseño. Por tanto, vale más dedicar más tiempo a éste y reducir, en cambio, el de corrección.

Pero, aunque de esta forma se pone a prueba la organización general del programa, no se verifica el funcionamiento en tiempo real con dispositivos de entrada/salida. Si hay que hacer esta verificación, lo más inmediato es cargar el programa en EPROM, instalario en la placa y observar si funciona.

Pero hay una solución mejor: consiste en utilizar un circuito emulador interno que utiliza el microprocesador Z80 (o cualquier otro) para emular al Z80 casi en tiempo real. La emulación es física; el dispositivo está equipado con una línea acabada en un conector de 40 patillas, dispuestas exactamente igual que las del Z80, que se acopla a la placa real de la aplicación en la que se está trabajando. Las señales generadas por el emulador son idénticas a las del Z80, aunque quizá un poco más lentas. La ventaja más importante es que el programa en estudio sigue residiendo en la RAM del sistema de desarrollo y genera las señales reales de comunicación con los dispositivos reales de entrada/salida que quieran utilizarse. De esta manera puede trabajarse en el programa con todos los recursos del mencionado sistema de desarrollo (edición, puesta a punto, recursos simbólicos, fichero) y a la vez comprobar la entrada/salida en tiempo real.

Pero un buen emulador no se limita a esto, sino que ofrece, ademis, carso posibilidades, como el amiliador, que registra las últimas instrucciones o el estado de los diversos huese del sistema antes de un punto de interrupción; en otras palabras, el analizador hace un resumen de los acontecimientos ocurridos antes del punto de interrupción o del error; incluso poude examinar una dirección determinada o la aparición de una combinación de bits específica. Es un recurso muy valioso.

Recursos fís

porque cuando se encuentra un error suele ser demasiado larde, puesto que la instrucción o el dato que lo han provocado sun anteriores a la detección. El analizador permit el programado localizar el segmento causante del error; si el segmento analizado no fuese sufficientemente largo, bastaria situar antes el punto de interrupción.

Con esto termina la descripción de la serie de operaciones de que consta el desarrollo de un programa. Pasemos ahora a describir los recursos fisicos que facilitan dicho desarrollo.

	SA46
9601024094	COMPLADOR COMPLADOR COMPLADOR COMPLADOR
MANOG BEL TECLADO	DOS
MANCO DE PANTALLA	EDITOR D PUESTA A PUNTO D SPECIACOR
MARGO MARTINO	ESPHOID BEL SISTEMA IV LA PELAI
MANUC EARRETTE	PEDDRAMA DNL USUARI
MATERIPARTA DE CIPORNES	ESPACIO DEL USUARI
sutrias ps servicio	
PUESTA A PURTO ELEMENTAL	
SOION ELEMENTAL	

Figura 10.2 Un mapa de membria típico.

le ser demasiado tarde. lo han provocado son ermite al programador

si el segmento analizaa situar antes el punto a serie de operaciones ima. Pasemos ahora a n dicho desarrollo.

MICROORDENADOR MONOPLACA

El microordenador de una sola placa es la forma más barata de iniciarse en el desarrollo de programas. Normalmente dispone de un teclado hexadecimal, unas pocas teclas de funciones y 6 indicadores LED que visualizan direcciones y datos. Dado que la memoria es reducida, el aparato suele carecer de ensamblador; en el mejor de los casos tiene un pequeño monitor y apenas recursos de edición y puesta a punto, con excepción de unas pocas órdenes; por tanto, todos los programas deben introducirse en forma hexadecimal, y así es también como aparecen en los indicadores LED. En teoria, un microordenador monoplaca tiene la misma potencia fisica que cualquier otro, y ni no soporta los recursos habituales de un sistema mayor y alarga mucho el desarrollo de programas es únicamente nor lo reducido de su memoria. Como trabajar en sistema hexadecimal es muy pesado, los microordenadores monoplaca son adecuados, sobre todo, para estudiar programas educativos y de adiestramiento, habitualmente bastante cortos. Constituven, sin duda, la forma más económica de aprender a programar practicando, pero para desarrollar con ellos aplicaciones compleias es imprescindible conectarles pastillas de memoria adicionales capaces de albergar los recursos lógicos habituales,

SISTEMAS DE DESARROLLO

Un sistema de desarrollo es un microordenador con una cantidad considerable de memoria RAM (256, o 48K) y los dispositivos de entrada/salida adecuados: pantialia, impresora, discos y, habitualmente, un programador de PROM, ademis de un circuito emulador. Es un aparato creado especificamente para facilitar el desarrollo de programas en el mecio industrial, mentre de la considerador de la secución anterior, por lo que, en principira, constituye el instrumento de desarrollo de programas idónoco, constituye el instrumento de desarrollo de programas idónoco.

Tiene el inconveniente de que, por lo general, no seporta compilador ni intérprete, que normalmente ocupan mucha memoria, más de la que posee el sistema. De todas formas, ofrece todo lo necesario para crear programase en lenguaje ensamblador. Lo malo es que, como se vende mucho menos que los ordenadores para aficionados, cuesta bastate más curo.

MICROORDENADORES PARA AFICIONADOS

El soporte lísico de uno de estos microordenadores es exatamente igual al de un sistema de desarrollo. La diferensia principal radica en que normalmente no disponen de los refinados recursos lógicos instalados en los apratos industriales. Así, cuentan con ensambiadores elementales, y editores y sistemas de ficheres mínimos, y carecen de programador de PROM, de circuito emulador interno y de sistemas potentes de puesta a punto. Representan, pues, una opción intermedia entre un microordenador monoplace y un sistema de desarrollo. Para que dese cercar programas de complejidad modesta consistaque de la completa de la completada de la consista de propuesta de la completa de la completa de la consista de la completa de la completa de la consista de la consista de la consista de la completa de la consista de la consista de la consista de la completa de la consista del consista de la consista de la consista de la consista de la consista del consista de la consista de

SISTEMAS EN TIEMPO COMPARTIDO

Varias firmas alquilan terminales concetados a rodes de tiempo compartido que utilizar grandes ordenadores y aprovechan sus ventajas. Casi todos estos asstemas disponen de cusabiladores cruzidado para todos los mercoordenadores. In orsamblador cruzado no es más que un ensamblador para el procesador. Y que que reside en el procesador Y (per ejemplo: un ensamblador para el 280 instalado en un 18M 370). El tipo del ordenadocentral carrece de importancia. El susario escribe sus programas certadores el mortancia. El susario escribe sus programas al civilgo bituario apropiedo. La diferencia estrito en que programa no puede ejecutarse más que en un processa dor sinulado y siempre que no utilice recursos de entrada/salida. Es pues, una solución limitada al medio industrial.

ORDENADOR GRANDE

Si se tiene acceso a un ordenador grande y potente, también puede emplearse un ensamblador eruzado. Cuando el ordenedor está dispomible en tiempo compartido, la opción es básicamente sigual a la anterior. Pero el servicio por lotes constituye uno de los medies de desarrollo de programas más incômedo, porque el tiempo de trabajo se altarga muchisimo.

CIONADOS

roordenadores es exacsarrollo. La diferencia disponen de los refinatratos industriales. Así, editores y sistemas de nador de PROM, de potentes de puesta a termedia entre un mide desarrollo. Para dad modesta constitudad modesta constituinstrumentos de desainstrumentos de desa-

DO

nectados a redes de redenadores y aprovesis disponen de ensamnadores. Un ensamblapara el procesador X plo: un ensamblador Il tipo del ordenador scribe sus programas or cruzado los traduce ia estriba en que el un procesador simue entrada/salida. Es, sustrial.

y potente, también l'uando el ordenador ción es básicamente es constituye uno de s incómodo, porque

CON PANEL FRONTAL O SIN PANEL FRONTAL?

El panel frontal es un accesorio del soporte fisico que suele utilizarse en la puesta a punto de programas, tradicionalmente para visualizar cómodamente el contenido binario de un registro o de la memoria. Sin embargo, todas sus funciones puede ejecutarlas un terminal, y la actual pantalla de rayos catódicos ofrece un servicio similar al del panel, con la ventaja de que en ella es fácil pasar de representación binaria a hexadecimal, simbólica o decimal (siempre que se disponga de las correspondientes rutinas de conversión, por supuesto). El inconveniente es que para obtener la visualización deseada hay que pulsar varias teclas en lugar de girar un botón. De todas formas, como el panel es bastante caro, la mayor parte de los microordenadores actuales han prescindido de este dispositivo de puesta a punto. Su valor se defiende, con frecuencia, más con argumentos sentimentales, justificados por la experiencia pasada del programador, que con razones reales. Desde luego, no es imprescindible.

RESUMEN DE RECURSOS FISICOS

A grandes rasgos, cabe distinguir tres situaciones: Quien dispone de un presupuesto minimo y desea aprender a programar deberá adquirir un microardenador monoplaca que le permita desarrollar todos los programas sencillos de este libro muchos más. Sus limitaciones se hacen entir en cuanto los

programus superan unos pocos cientes de instrucciones. El usuatrio industrial necesitaria un sistema de desurrollo, ya que cualquier otro medio más pobre en recursos alargará considerablemente el hiempo de trabajo necesirio para poner a punto los programas. La equivalencia está ciara: a mejor soporte físico, menos tiempo de programación. Naturalmente, para desatrollar programas senciolos puede seguirse un procedimiento más barato, pero si los programas son complejos no siene sentido escutimar en la adquisición de rocursos físicos, porque la paráe más costosa del desarrollo será justamente la progra-

Para el aficionado bastarán los recursos mínimos, pero suficientes, que proporcionan los microordenadores domésticos. Todavás faltan por desarrollar muchos recursos lógicos de desarrello para tales microordenadores, y el usatrá deberá estusu sistema a la vista de las observaciones hechas en este capitulo.

Pasemos ya a analizar con detalle el recurso más importante de todos: el programa ensamblador.

El programa ensamblador

A lo largo de todo el libro hemos estado utilizando el lenguaje ensamblador sin hablar de la sintesis formal del mieni definirlo. La finaldad de este lenguaje es proporsionar al usuario una representación simbólica fácil de usar y que, a li vez, pueda traducir rapidamente el correspondiente programa ensumblador a la notación binaria.

CAMPOS DEL ENSAMBLADOR

He aqui los campos utilizados al escribir un programa en lenguaje ensamblador:

- el campo de etiqueta, opcional, que puede contener una dirección simbólica para la instrucción que sigue;
- el campo de instrucción, que contiene el código de operación y los operandos (puede establecerse un campo de
- operandos independiente);

 el campo de comentarios, situado a la derecha, opcional y
- encaminado a facilitar la lectura del programa.

Los tres aparecen en el formulario de programación de la figura 10.3.

Cuando el ensamblador recibe el programa, confecciona un

aliado de cisamonador recine e programa, conicciona un listuda del nismo, operación que conflica la creación de tres nuevos campos, situados, por lo general, a la zigueierad de la página (véase el cjemplo de la figura 10-4). Cada una de las lineas esentias por el programador recibe un número simbólico que se exentia por el programador recibe un número simbólico que se exentia a la irquierda del todo.

El siguiente campo avanzando hacia la derecha es el campo de la dirección real, que recoge en formato hexadecimal el valor del contador del programa que señala la instrucción de que se trate.

A su derecha se encuentra la representación hexadecimal de la instrucción.

Esto sugiere una de las possibles aplicaciones del programa ensambador, aunque, cuando se trabaje com un microordendor monoplaca que sólo acepte el codigo hexadecimal, puede pasarse el programa escrito en ensamblador por un sistema que disponga del correspondiente programa, si se tiene aceso al mismo, que generará la codificación hexadecimal correcto al mismo.

Figura 10.3 Formulario de progran un invictoprocesador. os estado utilizando el ntesis formal del mismo aje es proporcionar al cil de usar y que, a la respondiente programa

cribir un programa en

puede contener una eción que sigue; ne el código de opera-

la derecha, opcional y del programa.

e programación de la

rama, confecciona un ra la creación de tres a la izquierda de la (4). Cada una de las un número simbólico

derecha es el campo hexadecimal el valor instrucción de que se

ación hexadecimal de

ciones del programa con un microordenahexadecimal, puede r por un sistema que il se tiene acceso al decimal correcta.

OBSERVACIONES OPERANDO ETIQUETA INSTRUCCION HEXADECIMAL

Figura 10.3 Formulario de programación de un microprocesados.

TABLAS.

Cuando traduce el programa simbólico a notación binana, el ensamblador realiza dos tareas esenciales:

- Pasa las instrucciones mnemotécnicas a código binario.
- Pasa los simbolos que representan constantes y direcciones a notación binaria.

Para facilitar la puesta a punto del programa, el ensamblador presenta al final del listado la equivalencia entre los símbolos y su valor hexadecimal; es lo que se llama la tabla de símbolos.

Algunas tablas no se limitan a recoger el símbolo y m valor, sino que, además, indican los números de línea en que aparecen dichos símbolos.

MENSAJES DE ERROR

Durante la traducción, el ensamblador detecia los errores de sintaxis y los incluye en el listado final. Son diagnósticos habtuales los siguientes: simbolos sos ndefinir, etiquetas ya definado, cidigo de operación, direcciones o modos de direccionamiento incorrectos. Naturalmente, es deseable disponer de diagnóstico más detallados, como los que proporcionan algunos programas ensambladores.

EL LENGUAJE ENSAMBLADOR

Ya hemos definido los códigos de operación, así que describiremos aqui los simbolos, las constantes y los operadores que pueden utilizarse como parte de la sintaxis del ensamblador.

SIMBOLOS

Sirven para representar valores numéricos, sean datos o direcciones. Pueden estar formados por hasta seis caracteres, y deben comenzar por uno alfabético: los otros cinco sólo pueden ser letras del abecedario e múneros: además, no pueden utilizarse los nombres de los códigos de operación, los de los registros (A. B. C. D. E. H. L. BC, D. E. H. L. FR, C. D. E. IV. S. IV. S. D. E. H. L. FR, C. D. E. IV. S. IV. S. D. E. H. L. A. FR, C. D. E. IV. S. IV. S. D. E. H. L. A. FR. C. D. E. IV. S. IV. S. D. E. H. L. A. FR. C. D. E. IV. S. IV. S. D. E. IV. S. D. E. D.

Figura 10.4 Ejemplo de salida del ensam dor. lico a notación binaria.

nicas a código binario.

n constantes y direccio
nograma, el ensambla-

dencia entre los simbose llama la tabla de el simbolo y su valor, linea en que aparecen

detecta los errores de ion diagnósticos habi-

etiquetas ya definidas, s de direccionamiento poner de diagnósticos an algunos programas

ación, así que descriy los operadores que tis del ensamblador.

ricos, sean datos o sta seis caracteres, y os cinco sólo pueden utilieración, los de los AF, BC, DE, IX, IY los por el programa peraciones aparecen nte). Tampoco está las denominaciones D, NZ y M. D. NZ y M. D. V.

Asignación de un valor a un símbolo

Las etiquetas son simbolos especiales cuyo valor no tiene que definir el programador, ya que será automáticamente sajarado por el programa ensimblador conforme las vaya encontrando. De esta forma, el valor de la etiqueta corresponde
automáticamente a la dirección de la instrucción generada en
la linea en que se encuentra. Hay seudoinstrucciones especiales
para forzar nuevos valores de partida a las etiquetas o para
asignarles valores especificos.

0100	10	DRG	60100	
0100 0002	20 MPRAD	DEFW	#0200	
0102 0202	30 MPDAD	DEFW	#0202	
0106 0507	40 RERAD	DEFN	80204	
	50 1			
010A F34R0001	AO MPSES	LD	EC. (MPRAD)	SCARGA MULTIPLICADOR EN B
OLGA CACE	70	LD	B.8	18 ES CONTADOR DE BIT
010C F05R0201	80	LD	DE, (MPDAD)	ICARGA MULTIPLICANDO EN E
0110 1500	90	LD	0.0	IINICIALIZA B
0112 210000	100	LD	HL.O	IPONE A O EL RESULTADO
0115 C839	110 MULT	SRI.	E	ISHIFT AL ACASRED DEL BIT
	115 3			HULTIPLICADOR
0117 3001	120	JR	NC, NOADO	
2119 19	130	A00	HL. DE	SUMA AL RESULTADO MPD
0118 CR23	140 NOADD	FLA	E.	ISHIFT IZQUIERDA DE MPD
011E E812	150	RL	D	IRUGADA EL BIT EN D
911E 95	160	DEC		IDECR EL CONT DE SHIFT
011F C21501	170	JP.	NZ-PEAT	
0122 220401	190	LD	(RESADI, HL	
0122 220401	120 END		CLICALIDA PAIN	SHEINIEGH EC HEJOETHOD

Figure 10.4 Ejempto de salida del ensemblado:

> Por el contrario, el programador debe definir, antes de usarlos, los valores asignados a los símbolos correspondientes a constantes y direcciones de memoria.

La asignación de valor se realiza por medio de seudoinstrucciones, que son instrucciones para el ensamblador que no se traducen en otras ejecutables. Así, la constante LOG se definiria:

LOG EQU 3002H

la sentencia asigna el valor hexadecimal 3002 a la variable LOG. En una pròxima sección estudiaremos las seudoinstrucciones del ensamblador.

CONSTANTES O LITERALES

Tradicionalmente, las constantes pueden expresarse en notación decimal, hexadecimal, octal o binaria o como series de caracteres alfanuméricos. La base de representación empleada se indica mediante un símbolo. Para cargar "0" en el acumulador hasta escribir

LD A,0

aunque opcionalmente puede añadirse una "D" al final de la constante.

Los números hexadecimales terminan con el simbolo "H".
Para cargar el valor "FF" en el acumulador, se escribe:

LD A. OFFH

Los valores octales terminan con los símbolos "O" o "Q", y los binarios, con el "B".

Por ejemplo, para cargar en el acumulador el valor

LD A 11111111B

En el campo literal son también admisibles los caracteres literales ASCII, que deben ir encerrados entre comillas simples. Así, para cargar el símbolo "S" en el acumulador se escribe:

LD A, 'S'

Ejercicio 10.1: ¿Cargarán el mismo valor en el acumulador las dos instrucciones LD A. '5' v LD A. 5H?

Obsérvese que en la convención de Zilog los paréntesis denotan direcciones. Por ejemplo:

LD A. (10)

especifica que el acumulador se carga con el contenido de la dirección decimal de memoria (10).

OPERADORES

Los operadores son recursos del ensamblador que facilitan la escritura de programas simbólicos. Hacen falta como mínimo los signos más y menos para poder especificar, por ejemplo:

- LD A.(DIRECCION)
- LD A.(DIRECCION + 1)

"0" en el acumulador

na "D" al final de la

con el símbolo "H". ador, se escribe:

imbolos "O" o "Q", y

cumulador el valor

nisibles los caracteres ntre comillas simples. umulador se escribe:

el acumulador las dos

Zilog los paréntesis

el contenido de la

blador que facilitan a falta como mínimo ificar, por ejemplo: Es importante darse cuenta de que la expresión DIREC-CION + 1 será utilizada por el ensamblador para determina la dirección real de memoria que debe utilizar como equivalente binario: es decir, la expresión se calcula durante la fase de ensamblada, no durante la ejecución del programa.

Puede haber otros operadores, como la multiplicación y la división, útiles para acceder a tablas de memoria. O algunos más especializados, como mayor que y menor que, que truncan valores de dos bytes en sus componentes inferior y superior.

Naturalmente, las expresiones deben dar lugar

valores

positivos. Normalmente no se emplean números negativos, que,

en todo caso, deben representarse en formato hexadecimal,

Por último, se emplea el simbolo especial "\$" para representar el valor en curso de la dirección de la linea; debe interpretarse como "posición actual" (valor del PC).

Ejercicio 10.2: ¿Qué diferencia hay entre las dos instrucciones siguientes?:

LD A. (10101010B)

Ejercicio 103: ¿Cuál será el resultado de la siguiente instrucción?:

JR NC. \$ - 2

EXPRESIONES

El ensamblador del Z80 permite utilizar gran diversidad de excisiones con operacionos artimétosas y lógicas. Para calcularlas, avanza de izquierda a derecha, con arreglo a las prioridades que recoge la tabla de la figura 10.5. Para forzar un orden de evaluación determinado, puede utilizarse parientesis, pero sismpre teniendo en cuenta que los más externos indicarán que lo contenido entre ellos deberá testarse como una dirección

SEUDOINSTRUCCIONES DEL ENSAMBLADOR

Se llama si a las ordenes especiales que da el programador al ensambiador y que determinan el almacenamiento valores en simbolos, o en memoria, o el control de la ejecucióndel programa, o de su impresión. Las que controla precisionmente la impresión se llaman también "órdenes", y las describiremos en una sección aparte. Veamos ahora las 11 seudoinstrucciones con que cuenta el sistema de desarrollo Ziloe:

ORG nn

iguala el contador de direcciones del ensamblador al valor na; en otras palabras; la primera instrucción ejecutable que aparaca tras esta seudoinstrucción residirá en el valor nn; sirve para alojar diferentes segmentos del programa en posiciones de memoria específicas.

EQU nn

asigna un valor a una etiqueta.

DEFL nn

también asigna un valor nn a una etiqueta, pero puede repetirse dentro del programa con diferentes valores para la misma, al contrario que EQU, que sólo puede usarse una vez.

DEFB n

asigna un contenido de 8 bits al byte que reside en el contador de referencia en curso.

OPERADOR	FUNCION	PRIORICAL
+	MAS INVARIO	-,
	MENOS UNARIO	i
.NOT. or \	NO LOGICO	i
RES.	RESULTADO	i
* >	POTENCIACION	2
4	MULTIPLICACION	3
	DIVISION	3
.WOD.	MODULG	3
.5HR.	DESPLAZAMIENTO LOGICO DCHA.	3
.SHL.	DESPLAZAMIENTO A LA IZO.	3
+	SUMA	4
	RESTA	4
.AND. or &	Y LOGICO	5
.OR. or 1	O LOGICO	
.XOR.	O EXCLUSIVO LOGICO	
.8Q. or =	IGUAL	7
.GI. gr >	MAYOR QUE	7
.U. or <	MENOR QUE	7
.UGT.	MAYOR QUE SIN SIGNO	7
.ULT.	MENOR QUE SIN SIGNO	7

Figura 10.5
Tabla de prioridad de los operationes

nes con que cuenta el

amblador al valor nn; ejecutable que aparezl valor nn; sirve para en posiciones de me-

, pero puede repetirse es para la misma, al rse una vez.

reside en el contador

\neg		-
	PRIORIDAD	
T		
	1	
- 1	1	
- 1		
	i	
- 1	2	
1	3	
	3	
1	3	
iA.	3	
1	3	
- 1	4	
	4	
1	5	
	6	
1	6	
- 1	7	
-	7	
-	7	
	7	
-	6 7 7 7 7	
-		п

DEFB 'S'

asigna el valor ASCII de "S" al byte

DEFW nn

asigna el valor nn m la palabra de dos bytes que reside en el contador de referencia en curso y en la posición siguiente.

DEFS nn

reserva un bloque de memoria de un bytes de tamaño a partir del valor en curso del contador de referencia.

DEFM 'S'

almacena en memoria la serie 'S', que empieza en el contador de referencia en curso; debe tener una longitud inferior n 63.

sirve para definir una etiqueta como macro, así como para determinar su lista formal de parámetros; describiremos las macros más adelante.

END

indica el final del programa; el ensamblador ignorará todas las sentencias escritas a continuación.

ENDM

señala el fin de la definición de una macro.

ORDENES DEL ENSAMBLADOR

Las *órdenes* se usan para modificar el formato del listado y controlar la impresión del mismo. Todos empiezan con un asterisco en la primera columna. El ensamblador del Z80 dispone de siete, de las que las más lípicas son:

*CIECT

que hace que el listado pase a la parte superior de la página simiente: y

*LIST OFF

que determina la interrupción de la impresión. Las otras cinco son: "*HEADING S", "*LIST ON", "*MACLIST ON", "*MACLIST OFF", "*INCLUDE FILENAME".

MACROS

Una macro — o macroinstrucción— no es sino un grupo de varias instrucciones. Resulta muy cómodo para el programador poder sustituir una serie de instrucciones, que se utiliza muchas vecas de la misma forma, por una macro que las representa que se ahorra el trabajo de escribirlas todas las veces. Así, el erruno

SAVREG MACRO
PUSH AF
PUSH BC
PUSH DE
PUSH HL
FNDM

puede sustituirse a partir de este momento por "SAVREG". Cada vez que en el programa aparece SAVREG se ejecutata si cinco instrucciones a las que representa. Los ensumbladores que tienen esta posibilidad se llaman macroensumbladores, y se limitan a hacer una mera sustitución física de líneas equivalentes cada vez que encuentran el nombre de la macro.

¿Macro a subrutina?

A primera vista parece que una macro funciona como una subruúna, pero no es así. Cuando se utiliza el programa ensamblador para obtener el código objeto en el listado, la macroinstrucción se reemplaza por las instrucciones reales que la componen. Durante la cjecución, el grupo completo se repetirá tantas veces como su nombre genérico.

Por el contrario, la subrutina se define una sola vez, y el programa salta a su dirección cada vez que se utiliza. La macro es un recurso de tiempo de ensamblado, mientras que la subrutina lo ss de tiempo de ejecución. Su comportamiento es muy diferente.

superior de la página

esión. Las otras cin-"*MACLIST ON", NAME".

m sino un grupo de para el programador que se utiliza muchas que las represente, ya das las veces. Así, el

to por "SAVREG".
REG se ejecutan las
ensambladores que
ensambladores, y se
de lineas equivalene la macro.

funciona como una el programa ensamistado, la macroinseales que la compoto se repetirá tantas

una sola vez, y el se utiliza. La macro itras que la subrutiortamiento es muy

Parámetros macro

Cada macro puede equiparse con una serie de parámetros. Veamos un ejemplo:

SWAP	MACRO	#M, #N, #T	
	LD	A. #M	:M EN A
	LD	#T. A	(A EN T (= M)
	LD	A. # N	:N EN A
	LD	# M. A	;A EN M (= N)
	LD	A, #T	T EN A
	LD	#N.A	:A EN N (= T)
	END	M	,

Esta macroinstrucción intercambia los contenidos de las posiciones de memoria M y N, una operación con la que no cuenta el 280, y que puede realizarse con una macro. En esta caso. "T es simplemente el nombre de una posición de almacenamiento temporal que necestía el programa. Vamos, por ejemplo, a intercambiar los contenidos de las posiciones de memoria ALFA y BETA.

SWAP (ALFA), (BETA), (TEMP)

En esta instrucción, TEMP es el nombre de una posición temporal de almacenamiento que sabemos que está disponible y que puede usar la macro. La descomposición de esta en sus componentes elementales seria:

LD A, (ALFA) LD (TEMP), A LD A, (BETA) LD (ALFA), A LD A, (TEMP) LD (BETA), A

Como es fácil comprobar, para el programador resulta tidi utilizar scudoinstrucciones definidas con macros, porque ello le permite ampliar en apariencia las instrucciones del Z80. No obstante, hay que tener en cuenta que la ejecución se hace instrucción por instrucción, de modo que las macros funcionan más lientamente que las instrucciones avisadas. De todos modos, son muy útilos para desarrollar programas largos.

Otros recursos macro

A la simple posibilidad de crear macroinstrucciones se le pueden añadir recursos sintácticos y seudoinstrucciones adionales, que permiten, por ejemplo, hacer macros incluidar, es decir, contenidas en una lamanda macro más general. Si dentro de esta se incluye una definición que modifique a la propia macro, ésta producirá en una primera llamada una connación, esta producirá en una primera llamada una definición de la propia macro, esta producirá en una primera llamada una definición de la propia dispane de esta posibilidad, pero no de la de incluir definiciones dentro de otras.

Resumen

Ensamblador condicional

Es otro de los recursos que proporcions el 280. Gracias a d, el programador puede dischar programas para casos muy diversos y ensambiar condicionalmente sus segmentos según el caso. Por ejemplo: un susario crea un programa para controla los semáforos de un cruce con diversos algoritmos de mando. A continuación recibe las instrucciones del ingeniero de trafico cul, en las que se específican los semáforos y los algoritmos que deben emplezas. El programador se limita a fijar los parámetros en el programa general y ensambiarlo condicionalmente. operación que dará lugar a un programa a la medida", que conservará unicamente las rutinas necesarias para resolver el problema específico que se le plantea.

Este recurso es útil en medios industriales, que cuentan programador la posibilidad de montar rápida y automáticamente segmentos de programas en respuesta a los parâmetros externos.

La versión del microensamblador del Z80 que proporciona Zilog sólo cuenta con dos seudooperaciones condicionales:

COND NN v ENDC

siendo NN una expresión. La seudooperación "COND NN" determina la evaluación de NN: si el resultado es positivo (no 0), se incluye la instrucción que sigue a COND; pero, m mulo, se eliminan todas las instrucciones hasta la aparición de ENDC.

ENDC señala el final de COND y permite el ensamblado de todas las instrucciones que siguen. Estas seudooperaciones no pueden incluirse dentro de ii mismas.

coinstrucciones se le pinstrucciones adiciomacros incluidas, es nás general. Si dentro odifique a la propia ada una expansión, y ensamblador del Z80 de incluir definiciones

el Z80. Gracias a nas para casos muy s segmentos según el grama para controlar notimos de mando. A geniero de tráfico loy los algoritmos que a a fijar los parámelo condicionalmente, "a la medida", que rias para resolver el justo para el medida", que rias para resolver el

triales, que cuentan interesante para el ipida y automáticaita a los parámetros

80 que proporciona ses condicionales:

ción "COND NN" tado es positivo (no ND; pero, si es nulo, aparición de ENDC, ite el ensamblado de eudooperaciones no En teoria podria haber más posibilidades condicionales con las especificaciones "IF" y "ELSE"; quizá estén presentes en futuras versiones del ensamblador

Resumen

Hemos visto en este capítulo las técnicas y los recursos físicos y lógicos que forman parte del desarrollo de los programas junto con diversas equivalencias y alternativas.

Estas van desde el microordenador monoplaca hasta un auténtico sisteme de desarrollo, por lo que respecta al soporte físico, y desde el código binario hasta los lenguajes de programación de alto nivel, por lo que respecta al lógico. El lector deberá hacer la elección que considere optima en función de sus recursos a intereses.



Desarrollo

11 Conclusión

Hemos recorrido todos los aspectos importantes de la programación, desde las definiciones y conceptos básicos hasta la manipulación interna de los registros del Z80, pasundo por el control de los dispositivos de entrada/salida y los recursos lógicos de desarrollo. ¿Cuál es el siguiente paso? Hay dos perspectivas una relacionada con el desarrollo de teneologia, y la otra con el desarrollo de los conocimientos y la experiencia del propio programador. Examinemoslas brevenemoslas

Desarrollo tecnológico

El avance de la integración con tecnología MOS permite fabricar pastilisa ceda ver más complicadas. Paraldamente, el precio de producir el precio de producir el procesador propiamente dicho no deja de reducirse. de manera que en la netunidad cast los pastilias de centrada/salida y de control de periféricos montan procesadores sencillos y son programadhes, lo que plantea un dilemi interesante: para simplificar el desarrollo de programas y para reducir el número de componentes, las nuevas pastilias de Ef, disponen de refinados recursos programables que integran muchos algonitumos: en consecuencia, el desarrollo de programas.

viene a complicarse, en contra de lo esperado, porque el programador debe estudiar en detalle todas estas nuevas pasillamento estado en entre en entre en entre en entre entre en entre en entre ent

Pero el diferme es sólo aparente, porque, si no existiesen tales pastillas. La complejedad de las conexiones por realizar y de los correspondientes programas sería todavía mayor. La nueva complicación radicia en la necesidad de programar más de un solo procesador y de estudiar las peculiaridades de cada una de las pastillas que componen el sistema. No obstante, cabe esperar que las técnicas y conceptos expuestos en este volumen hagan la tarea razonablemente fácil.

El siguiente paso

Ya se han estudiado las técnicas necesarias para programar aplicaciones sencillas, que era el objetivo de este libro. El paso siguiente es practicar, algo que no puede reemplazarse por ningún testo. Es imposible aprender a programar sólo estudiando hay que practicar y adquirir experiencia. Ahora está en situación de escribir sus propios programas, y espero que esa nueva andadural e sea propicia.

do, porque el prograstas nuevas pastillas. ar el microprocesador conectadas a el, y el da una de ellas puede

, iii no existiesen tales por realizar y de los iii mayor. La nueva rogramar más de un dades de cada una de obstante, cabe espelos en este volumen

trias para programar le este libro. El paso de reemplazarse por ramar sólo estudianncia. Ahora está en as, y espero que esa

APENDICE A

TABLA DE CONVERSION HEXADECIMAL

FEX	0		2	- 3	4	5	- 5		- 8	2	A	. 8	C	D	E	F	- 00	000
0	- 0	- 1	- 5	3	- 2	- 5	- 6	7	- 8	9	10	83	12		14	15	0	
	15		18	29	20	21	32	:2	24	25	26	27	26	29	30	31	256	4090
2	35	33	24	35	36	37	38	. 28	40	45	43	43	44	45	45	47	512	6193
3	-46	43	50	51	52		54	55	56	52	58	52	60	51	62	63	768	1228
6	50	65	66	62	58	69	35		77	23	74	75	76	27	78	20	1024	1630
5	60	81	82	63	34	85	66	87	68	9.3	50	30	70	90	24	70	1282	2018
ě.	96	97	58	39	100	3/21	30,1		104			107		100		111	1535	24579
7	110		114	*15		127	133		120		1,75					127	1792	2007
3	120	129	130	1/20		133		135			138						2043	22,489
9	164	105	145	147	143		150	150					156			139	2304	3666
A	160	161	115	563	161	465	566	167	168		175						2550	40962
D	176		1.78	129	195	581	532	183	150	492	186	167		185		121	2618	
	152	:93	191	155	195	197	798	793			200						3072	43153
				222							513					223	2320	53348
E															238		3584	
	740																3840	61440

	5		4	3		2		1		0	
HEX	DEC	HEX	DEC	HEX	DEC	н€х	DEC	HEX	DEC	HEX	DEC
0	9	0	0	0	0	-0	0	6	G	0	0
1	1,048,578	1	65,536	1	4,096	1	255	1	16	1	- 1
2	2,097,152	2	131,072	2	8,192	2	512	2	32	2	2
3	3,145,728	3	196,608	3	12,288	3	768	3	48	3	3
4	4,194,304	d	262,144	4	16,384	4	1,024	4	64	4	- 4
5	5.242,880	5	327,680	5	20,480	5	1.280	5	80	5	5
6	6, 291, 456	6	393 216	6	24,576	6	1,536	6	96	6	- 6
7	7,340,032	7	458,752	7	28.672	7	1,792	2	112	7	7
8	8,388,008	â	524,288	8	32,768	8	2.048	8	128	В	8
9	9,437,184	9	589.874	9	36,864	0	2,304	9	144	9	9
Α	10,455,760	A	655,360	A	40.960	A	2,550	A	150	A	10
В	11,534,336	8	720.898	8	45,056	В	2.816	B	176	В	11
C	12,582,912	C	786,432	C	49,152	C	3,072	C	192	C	12
D	13,631,488	D	851.968	D	53,248	D	3,328	Đ	208	D	13
	14,680,064	E	917.504	E	57.344	Ε	3,584	E	224	E	14
F	15,728,640	F	983,040	F	61,440	F	3,840	F	240	F	15



APENDICE B

TABLA DE CONVERSION ASCIE

HEX	MSD	0	1	2	3	4	5	6	7
LSD	BITS	000	661	010	011	100	101	110	111
0	00000	NUL	DLE	SPACE	0	@	P	-	Р
1	8001	SOH	DC1	1	1	A	0	a	g
2	0010	STX	DC2		2	В	A	b	r
3	0011	ETX	DC3	#	3	C	S	e	8
4	0100	EOT	DC4	S	4	D	T	d	
5	0101	END	NAK	98	5	2	U	e	U
	0110	ACK	SYN	8.	6	F	V	1	v
7	0111	BEL	ETB	4	7	G	W	g	w
	1000	BS	CAN	[8	H	X	lit	×
9	1001	HT	EM)	9	1	Y	i	y
A	1010	LF	SUB			J	Z	i	ż
В	1011	VT	ESC	+	- :	K	1	k	
C	1100	FF	FS		<	L	1	- 1	
	1101	CR	GS			M	1	m	- }
E	1110	SO	AS		>	N	۸	п	~
F	1111	SI	US	1	?	0	-		DEL

SIMBOLOS ASCII

QН	Nule Principle	_	ançabezamienco	
TΧ	Principlo	de	18120	

ETX — Funal de texto ENG — Pregunto ACK — Reconocimiento

BEL - Tembre 88 - Retroceso HT - Tabulación horigoetal

LF - Alimentación de lines VT - Tabulación versical FF - Alimentación de formato

CR - Retarno de carro SO - Despiszamiento hacia afuera El - Despiszamiento hacia adantro DLE — Cambio de enlace de transmisión DC — Control de dispositivo

DC - Control de dispositivo NAK - Reconocimiento negativo SYN - Funcionamianto singrano ETB - Fin de transmisión de bioque

ETB - Fin de transcrisión de CAN - Cancelpr EM - Fin de medio SUB - Systlesie

ESC - Camblar

- Separador de ficheros

S - Separador de grupos

BS - Separador de registros

PS — Separador de grupos US — Separador de unidades SP — Espatro (blanco) DEL — Borrar



APENDICE C

TABLAS DE BIFURCACION RELATIVA

TABLA DE BIFURCACION RELATIVA HACIA ADELANTE

2	0	1	2	3		5			0	9	Α.	0	C	0	+	F
0	0		2	3	4	5	- 6	- 7	8	9	15	33	12	12	1.4	
- 1	10		18	10	20	21	22	23	24	25	20	27	20	29	30	3
2	32	32	.25	25	20	30	36	32	40	41	42	43	44	45	65	- 6
	45	42	50	5.1	52	50	54	55	56	57	58	59	60	0.1	67	6
4	04.	0.3	50	9.7	68	57	70	71	22	73	74	75	26	27	20	
5	30	41	82	80	84	85	50	87	58	20	90	\$1	92	93	94	91
0	95	927	56	99	:00	101	102	103	104	195	100	950	IdB	159	110	111
7	112	113	214	115	110	117	118	119	120	121	122	122	124	125	125	125

TABLA DE BIFURCACION RELATIVA HACIA ATRAS

Som	0		2	3	- 4	5		7		Q	A	9	C	20	£	
	126	127	125	125	124	+23	122	121	120	119	110	117	116	115	114	112
9			110	109	+06	107	PÖS	105	104	103	+02	104	100	99	98	92
A	56	95	94	13	92	\$1	90	60	F9	87	Ré	65	54	63	22	RI
	80	29	28	22	10	73	74	73	22	21	190	600	48	67	50	64
<	0.4	83	62	47	60	39	36	57	50	.55	56	5.3	52	51	55	- 6
0	42	-67	46	45	44	43	62	-81	80	34	29	37	35	25	24	21
- 2	32	- 21	30	29	26	27	25	25	24	23	22	21	20	10	18	
F	15	13	14	13	12		10	9	- 6	7		3	4	2	2	



APENDICE D

CONVERSION DECIMAL A BCD

DECIMAL	BCD	DEC	BCD	DEC	BCD
0	0039	10	00010000	90	10010000
1	0001	11	00010001	91	1001000
2	0010	12	00010010	92	1001001
2	00-11	43	00010011	93	1001001
4	0190	146	00010100	94	1001010
5	0101	15	00010104	95	1001010
6	0410	16	00990110	90	10010110
2	0131	17	66610111	97	1001011
6	1990	58	00011000	98	10011000
9	1901	19	93911991	99	10011001



APENDICE E

CODIGOS DE LAS INSTRUCCIONES DEL Z80 (la letra d equivale en el código objeto a 05)

0001G0 08JE70		RUCCION
BE	ADC	AJHLI
DESECS	ADC	A.HX1di
FDRE05	ADC	A,IIY+di
8F	ADC	A,A
28	ADC	A,8
89	ADC	A,C
8.6	ADC	A,D
89	ADC	A,E
8C	ADC	A,H
SD	ADC	A.L
C£50	ADC	A,n
EDIA	ADC	HL.EC
ED5A	ADC	HL.OE
ED6A	ADC	HL,HL
ED7A	ADC	HL SP
66	ADD	A RELE
DD8606	AGO	A_((3(+g))
FDBSGS	400	ALTY+40
87	ADD	A.A
80	ADD	A.B.
-	ADD	AC
82	ADD	A,D
83	ADD	A,E
84	ADD	A,H
85	ADD	A.L
C520	ADD	A.n
09	ADD	HL.BC
19	ADD	HLDE
29	ADD	BLHL
39	ADD	BL SP
0000	ADD	KK.BC
0019	ADD	1X,DE
DD28	ADD	DK_DK
0039	ADD	IX SP
F009	ADO	TY MC
FD19	ADD	14,06
FD29	ADD	IY.IY
FD38	ADD	19,57
45	AND	delt h
DDARRS	AND	(IX+g)
FOA605	AND	[IY+dl
A7	AND	A
AD AD	AND	e e
Al	AND	C
67	AND	0
A3	AND	É
A4 A5	AND	H L

CODIGO		UCCION
E620	AND	n
C946	BIT	O INC.
DDC80546	BIT	D.FEX+dF
FOCB0546	BIT	0.07+40
C847	BIT	0.6
C840	DIT	0.8
C841	BIT	0.0
C842	BIT	0,0
C843	SIT	3.0
C844	BIT	D.H
C846	RIT	D.1
CB4E	BIT	1.0463
DDC6054E	BIT	1.[18+6]
FDCROSME	BIT	1-IIY+dI
C84F	BIT	1.6
C846	BIT	1,8
C949	BIT	1.0
C84A	BIT	1.D
C848	SIT	1.6
CR4C	SIT	1.8
C84D	SIT	1.4
C856	BIT	2 IHE)
DDC80556	SIT	2 (IX+d)
FDC80556	BIT	21(Y+d)
CBS7	BIT	2.4
CBSG	BIT	2.8
CB51	BIT	2.0
CBS2	BIT	2.0
CB53	BIT	2.E
CB54	BIT	2.H
C#55	BIT	2.L
CRSE	BIT	3.09(2)
DDC80998	BIT	3.(1X+e)
FDCB056E	BIT	3,1(Y+d)
CBSF	BIT	3.A
C858	BIT	3.8
C659	BIT	3.C
CB5A	BIT	3.0
CBSB	BIT	3,8
CRSC	BIT	3.8
CBSC	BIT	3.1.
C866	BIT	4 (HL)
DDCB9586	BET	4.1(X+d)
FOCRONSE	BIT	4 (IX-d)
C867	BIT	4.6
C660	BIT	4.6
CBEI	BIT	4.C
C852	BIT	4.0

073L88		UCCION ENTE	CODIGO OBJETO	INSTRI	
363	817	4,5	ED81	CPIR	
154	TIB	4.94	EOA1	CPY	
955	SHT	4,L	2F	OPL	
301	BIT	5.19(1.)	27	DAA	
3990830	RIT	S.IIX+dF	35	DEC	DHLI
CROSSE	m r	5.IIY+di	DD2505	DE0	[[] * M[]]
156	EFT	5.A	FD3505	0.00	11Y-di
153	EXT	5.6	3D	DEC	A
152	817	5.0	95	DEC	6
ISA	BIT	5.0	08	DEC	arc.
158	817	5.6	90	DEC	0
190 18C	BIT	5.H	15	DEC	0
			18	DEC	DE
160	TIB	9.L	ID.	DEC	E
976	911	EINL!	25	DEC	Pf
0080576	BIT		28	DEC	HL
080576	fer T	6,(TY+6)	D028	DEC	18
27	811	6.A	F G 28	DEC	17
70	BIE	6,8	20	DEC	
71	BIT	5,0	38	DEC	SP
12	Bil	E.D	F3	DIC	OP.
73	BIL	6.6	1026	DJNZ	
14	BIT	E,H	FB	EI	
75	BIT	6.1.	83	ex.	49PUN
E	812	7,1HL1	DDE3	©X	(SP1,1)
:8057E	BIT	T_[IX+e]	FDE3	£X	4591,1
CB057%	BIT	7,11Y+d9	08	EX	AF,AI
f	BIT	7.A	Em	EX	DE H
78	BIT	7.8	0.9	EXX	
12	BIT	7.6	78	MALT	
TA.	BIT	7.D	FD45	155	0
9	BIT	7.6	E056	156	1
c	BIT	7.81	EDSE	49.5	2
0	BAT	7.1	E036	15	A 101
405	CALL	C,ne	E040	150	BUCI
3405	CALL	Mino	ED48		
S405 S465	CALL	NC no		IN	
		NZ.co	E 050	15)	D.ICI
405	CALL		E058	100	E.(C.)
405	CALL	P,an	£050	100	HICH
1405	CALL	PE,m	E D 58	(fly	L.E.
1405	CALL	PO,nn	34	SNC	INLI
5405	CALL	Z,m	DD3405	ETAC	HX+d
405	CALL	61	FQ3405	INC	(IX-4)
	CCF	-	30	INC	4.
	OP.	IND 1	04	MAC	B
IEQ5	OP	11X+d0	03	INC	80
EQS	CP.	[[Y+d]]	OC.	INC	0
	CP	A	14	INC	D.
	CP	8	13	TNC	506
	CP	0	10	FNC	
	C2	0	76	INC	24
	CP	£ .	23	INC	HL
	CP.	н	0023	INC	1X
	CP	:	+023	INC	DV.
20	CP		20	INC	1
19	CPO	- 1	33	INC	19
19	CPDS		3.7 DB20	150	A 1 1 1

INSTI	ENTE
	ENTE
CPIR	
CPL CPL	
DAA	
DEC	THE
DEC	(DE) (I)
OEC	(fY+d)
DEC	A
DEC	В
2912	BC.
GEC	c
DEC	E1
DEC	INE.
DEC	E
DEC	H
DEC	51 E.
DEC	13
DEC	FV
OEC	L
DEC	SIE
DIMS	
EX	(SPI HI
EX	ISPLIX
EX	ISPLIY
Ex	AF AF
E×	DERL
EXX	
HALT	
DM	0
17/1	1
12,5	2
474	A (C)
17g	0.101
104	C.IDI
10)	D (C)
174	425.3
154	HJEL
INC	Lici
4NC	IIX+dI
INC	11X+40
INC	A
INC	8
INC	BC.
1740	C
INC	0
INC	DE
INC	E
PNC	н
INC	HL.
4NC	DK
HIC	De
INC	L
INC	SP
10/4	A.1 = 1

ODIDO OTSLBD		ENTE
EDAA	HbD.	
EDSA	INDR	
EDAZ	1741	
ED82	INTE	
C28405	30	80
FB	39	IHLI
0000	10	1131
FDE9	10	HYI
DARAGE	37	Con
FA8405	10	M.m
D78405	39	NC.nn
C28405	39	NZ,nn
F28405		Pma
EA8405	JP.	PE,en
E28405	37	PO,ne
CASES	JP.	Zna
385E	PIL	C.e
302E	JRI	NC.
302E	391	NZ x
282€	JR	2,1
1826	28	p - 15
0.5	LD	TaCr,A
12	LD	(DE1.A
77	LD	04(1)A
70	LD	THILLS
71	LD	DHILL
72	10	INLID
7.3	(0	THELE
76	10	HELH
75	LD	00,15
3620	LD	(HLI,n
007705	LD	(13K+ell A
007005	LD	CIX+dI B
DD7105	LD	11X+61.0
DD7205	I D	UX-di D
DD7305	1.0	DX-dt.8
DD7405	LD	01X-81,8
DD7405	LD.	11X-49 L
		EIX-gt, a
DD360520	LD	
FD7705	LD	(IY-d),A
F07005	1.D	CIY+40,8
FD7105	LD	CFY+40,C
FD7205	t D	[(Y+d)]D
FD7305	LD	(1Y+40,E
FD7495	LD	CFY ~60,Hs
FD75Q5	LD	J.06~VII
FD350520	LD	HY-din
328400	LD	(ng).A
E D438405	LD	fine) BC
ED538405	LD	Inni DE
228405	LD	feet Ht.
DD228405	LD	Inni IX
F D228405	LD	Seed TY
\$ D.738405	LD	
BA	10	lant,SP
1A	10	A (BC) A (DE)
26	LD	AJHLI

CODIGO		RUCCION JENTE
0.07505	LD	AHX+dt
FD7E06	LD	A (1Y-r)
3A8405	LD	Atent
7.6	LD	A.A
76	LD	5.8
79	LD	A.C
7 A	LD	4.0
78	LD	A.E
70	LD	A,H
Eb57	LD	A.I
70	LD	A.L
3620	LD	A,n
ED5F	LD	A,R
	s.D	B, FHL)
.1.14605	LD	B,(1)(+4)
FD4605	LD	B.IfY-di
47	LD	B.A
		8,8
41	LD	B.C
43	LD	B,D B,E
44	L D	8 H
45	LD	B.t.
0620	LD	B,n
E.D488405	LD	BC.lenl
018405	LD	BC.nn
45	LD	CIMIL
-D04E05	LD	C,IIX+di
FD4F03	LO	CHIY-8I
a F	LO	C.A
48	LD	0.0
49	LD	0.0
46	LO	0.0
-88	LP	C.E
40	LD	0.94
4D	LD	C.L
0620	LD	Ca
56	LD	D.HHLI
DD1605	LD	D.0X+41
F05805	LD	DIIY+dl
57	LO	D.A
50	LD	D.B
51	LD	0.0
52	LD	D.D
53	60	0.6
54	LD	D.H
55	LD.	P.L
1620	LD	D,n
E0588405	LD.	DE (nel
118405	LD	DEnn
56	LD	E. IHLI
QD5E05	LD	E,IIX+dl
FD6E05	LD	E.IIY+d1
SF	LD	E.A
58	LO	6.8
59	LD	E,C
54	LD	# D

00100 011110	INSTRU	
EDB3	OTIE	
ED79	OUT	ICLA
ED43	OUT	101.6
FD#9	OUT	9010
ED53	Out	IDI.D
EDSS	OLT	9C1,E
EDS1	GUT	4CUN
EDSS	OUT	4DLL
D320	OUT	161.5
EDAB	DUTE	
EDAS	OUT	
F1	707	AF
C1	POP	BC
01	POP	DE
E1	POP	Ht.
DOE1	102	131
FOE1	POP	IY
FS FS	PUSH	AF
CS .	PLISH	80
05	PLISH	DE.
III	PUSH	HS.
DDES	PUSH	lx.
FDE5	PUSH	18.
CBBS	RES	O.EHL
DOCROSAS	RES	DUX-6
F DCB0585	RES	0.IIY+6
CRR7	RES	
C887 C890	RES	0,A 0.B
0881	RES	0.6
C882	RES	Ð,D
C883	RES	0,0
CS84	RES	0.H
C853	RES	3,0
CBBE	RES	1,015.1
D0C9058E	RES	1,11X+sl
L DC B024¢	RES	1,IIYes
CBSF	RES	1,4
C063	RES	1.8
C889	RES	1.0
CBSA	RES	1,0
C888	RES	1,5
CBBC	RES	1.9
CSSD	RES	1.5
C895	RES	2.066.1
DDC80596	RES	7 11X+d
F DCROSSS	SES	7 HY-6
CB97	MES	2.0
C890	RES	2.6
C891	RES	2.0
C891	RES	2.0
CB92	RES	2.5
C894	RES	2,9
CB95	RES	2.5
CBBE		3 IHLI
DDC8089f	RES	2,61X+6
FDCS0991	RES	3,117-4

091610 091610	INSTRUCCION FUENTE		
58	1.0	€,€	
5C	1.0	EH	
50	LD.	2.3	
1E20	LO	E.n.	
55	LD	H,040,1	
ODESOS	1,0	H,OX+	
FD6605	LO	H-HY>	
52	LD	H.A	
-	£8	11 8	
81	LD	3,H	
65	LD	H,D	
64	10	H.E H.H	
	CO		
65	LD	W.L	
2620	FD	H _i n	
2A8405	LD	HLJer	
219405	LD	HL.nn	
ED47	LD.	1.6	
DD2A8405	LD	DK.tan	
00218405	1.0	OX.101	
FD2A8405	LD	IY,fae	
FD218465	LD	IY.ne	
SE	1.0	1.041	
006605	LD	L.IIX-	
FD6E0S	ED.	Lilly	
6F	1.0	LA	
400	LD	1.5	
69	1.0	L.C	
56	1.0	L.D	
58	LD	LE	
SC	LO	LH	
60	LO	6.5	
2520	10	Le	
		6.A	
ED4F	LD		
ED788405	LO	SPJinn	
P9	LO	SP,HL	
DOFF	LO	SP,IX	
FDFS	LD	\$9,17	
318405	LD	SP,en	
EDA8	LOD		
EDBS	LDOR		
EDAG	LOI		
EDBO	LDIR		
ED44	NEG		
00	NOP		
88	OR	1,210	
008605	GR	(I)X+d	
FD8505	OR	(I Y rd)	
87	QR	A	
80	OR	8	
91	GPI	c	
82	OR	0	
83	OR.	E	
154	OR	н	
	OR	-	
85	QR QR	-	
F620		n	
E088	OTOR		

INSTR	UCCION
PU	ENTE
OTIR	
OUT	403.A
OUT	(C),B
OUT	IGEC
DUT	(CLD
OUT	IGI,€
DUT	ICI, H
DUT	(C).L
OUT	Inla
GUTD	
GUTI	
POP	AF
POP	BC.
POP	DE
POP	HL
POP	1X
909	19
PUSH	AF
PUSH	BC.
PUSH	DE
FUSH	HL
PUSH	Dic
PUSH	170
RES	0,091,1
RES	0,4100 +41
RE\$	QJIY+HI
RES	0.A
RES	0,8
RES	0,0
RES	0,D
RES	0.8
RES	11,0
RES	0.L
RES	1,3HE:
HES	1,/13C+e8
RES	1,117 (4)
RES	1.6
RE5	1.0
RES	1.C
RES	1,0
RES	1,6
RES	1,0
RES	1.1.
RES	2,000
RES	2,000+80
BES	2,11Y-d1
RES	2.A
RES	2,8
RES	2,C
HES	2.0
RES	2.6
RES	2.H
RES	24
RES	3,/HU1
RES	3.013(+d)
RES	SHAM

CODIGO		ENTE	ODIGO		UCCION ENTE
DRRF	RES	2.A	FD4D	RETI	
CRRS	RES	18	FD45	RETN	
C239	RES	3.C	CRIS	RL	DHE
C39A	RES	3.0	PDC90515	RL.	DX+c
CRSR	BES	3.6	FDC88516	FIL	EIY+e
CERC	RES	3.H	CB17	BL	A
C890	RES	3,h	CB10	RL.	n n
CBAS	RES	4 (9)	C811	RI	c
00080546	RES	4 (1X+d)	C812	BL	0
EDC80546	RES	4.01Y+d0	0813	EI.	6
CBA7	RES	4.0	C814	B)	H
CRAD	RES	4.8	C815	PL.	i.
CBA1	986	4.0	17	RIA	L
CBA7	RES	40	CBDG	BLC	100.3
CBA2	RES	4.E	DDC80506	MLC	0126+4
CBAS	RES	4,6	PDCROSOS	RLC	(IY+8
CRAS	RES		CB07	RLC	A
CBAE	RES	4,L SINLI	CB00	FILE	
			CB01	BLC	e e
DDC805AE FDCS05AF	RES	5.IIX+di	C801	RLC	C
FOCSOSAE	RES	5,11Y+d1	CBUZ	RLC	
CBAS	RES		C894	RLC	10
CBAS		5,8	C895	BLC	
	RES	5,C	C895		L
CBAA	RES	5,0	ED6F	RLCA	
	RES	5.E	CHIE	BB	040.7
CBAC	RES	5,H	DDC8051E	BB	IIXed
CBAD	RES	S,L	FDC6051E	BB	(1X+d
C885	RES	6.DLD	CR1E	FIR	A A
DDC80586	RES	6,(1X+d)	CBIR	RR	R
FDC80588	RES	6,01Y+d0			6
CBB7	RE\$	5,A	CB19 CRIA	RR BB	-
CBSO	BES	6,8	CB1A	AR.	ě.
C881	RES	6,C	CB1C	BB	н
C882	nes	6,0	CRID	RR	
CBB3	RES	6,8	1F	RRA	L
CBB4	RES	6,14	CBDE	PRC	0860
C885	MES	6,L	DDCSGGG	RRC	DX+d
CBSE	RES	2,66t,1	EDC8050E	REC	
DDC8058E	MES	7,11X+d)	CBOF	RRC	IIY+d
FDCBGSBE	RES	2,01Y+e0	CBDS	RRC	2
CBBF	RES	2,A	CROS	RRC	c
CS8S	RES	7,8	CBOA	RRC	0
CSSS	PIES	7,0	CBOS	BBC	6
CSSA	RES	7,0	CROS	BBC	н
CESS	RES	7,2	CBGC	BBC	
CSSC	RES	7.H	OF CBGB	RRCA	L
C880	RES	7,L	ED67	RRD	
C9	RET		C7	RST	DOH
DS	RET	C	CF CF	BST	DBH
FS	RET	SA No.	D2	RST	104
D6	RET	NC NC	DE	RST	18H
00	RET	NZ	57	RST	20H
Fa	RET	P	EF	RST	28H
00	RET	PE.	E7	RET	30H
50	RET	20	11	BST	JBH
28	RET	Z	0620	SBC	A.n

CODIGO		ENTE	CODIGO OBJETO		BUCCION IENTE
rF.	SRC	A IHL)	D0C80566	SET	4.00%+2
009805	285	ADXec	FOCROSES	SET	ADVod
D9ED5	SEC	A.HV+dl	CREZ	SET	6.0
F	SBC	0.0	C650	SET	4.8
8	580	AB	COEC	261	4.0
19	58C	AC	CRE2	SET	60
			C863	SET	4.5
BA	SEC	A.D			
96	58C	A,E	CBB4	SET	4,11
PC .	28C	A,H	C815	SET	43.
90	SBC	A,L	CREE	SET	SUHLI
1D42	SEC	HL/BC	POCSObili	5E?	5,KIX+d
1057	SEC	HL:DE	FDCB054.0	567	SILIY-0
1062	SBC	HLHL	CRit	SET	5.A
1072	58C	HLSP	- 3	SET	5,8
17	SCF		CB89	SET	5.C
CSC5	SET	0.IHILE	CBEA	SET	5.D
превеления	SET	0,1130+d1	CBEB	SET	5,E
0080505	561	0,1171-09	CBEC	SET	5,H
0807	SET	0,0	CBEO	SET	5.4
caco	SET	0,8	CRES	SET	5.1HL1
1383	SET	0,0	DDC896F6	SET	6.11X+d
38C2	SEE	0.0	FD088556	SET	EIIY
(6C)	SET	0.7	CREZ	261	S.A
SEC4	56.7	DH	CREO	SET	5.0
805	SET	0.1	CBF1	SET	5.C
	SET	1 IHs1	CBF1 CRF2	SET	8.0
DCB05CL	SE1	1.037469	CBF2 CBF3	SET	8,D
DCBOSCI	561	1.(IY+d)			
RCF	561	1.0	CBF4	SET	6.14
BCB	58.1	1.3	CBFS	SET	6,L
808	561	1.0	CBFD	SET	7,5H1.1
	SAT	1.0	DOCEOSEE	SET	7,0120-8
BCA		1.0 1.E	FCICS05FE	SET	7,414 + 6
36.6	SET		CRFF	SET	3,A
300	581	1,95	CBFS	SET	2,8
8CD	SET	7.1	CBF9	SET	7,00
35 DS	SET	2.IHE1	OBFA	SET	7,0
DC86505	5£1	2,00010	CBFB	SET	7,E
0080506	SET	2,HY+dt	CSFC	557	7,91
807	\$61	2.A	CBFD	SET	7.L
800	527	7.0	C826	SLA	THUT
8D1	581	7.5	00000626	SLA	11.X+±8
802	SET	2.0	FDCB0526	ELA.	IIY-di
803	SET	2.6	C827	SI A	4
201	SET	2.H	C527	SLA	8
805	SET	2.1.	C821	SLA	C
808	SET	3.8			D
BDE	SET	3.19(1)	CB22	SLA	
DC806DE	SET	3.0X1d0	C823	SLA	5
	SET	3.0Y+6	C824	SLA	н
OC865DF	SET	3,07+49	C825	SLA	1.
SDF			CB2E	AFR	IHLI
809	SET	3,C	DDC8052E	SRA	113(+41)
BDA	SET	3.0	FDC8052E	SRA	DY-di
306	SET	3.8	CB2F	SRA	
35C	SET	3,6	C828	SRA	è
200	SET	3,1,	C829	SRA	c
316	SET	4,HG	CBZA	58.6	20

	INST	RUCCION
-	-	_
EG III.	SET	4,((X+d
100	SET	4,[1Y+d
	SET	0,A
	SET	4.0
	561	4.C
	587 587	4,0
	SET	4,8
	SET	4,L
	SET	5,INE3
3	561	5,(1X+d)
6	861	5.[1Y+di
	SET	5.A
	SET	5.8
	SET	5,C
	SET	5.0
	SET	5.E
	51.7	5.H
	SET	5,4
	SET	6.0HLI
	SET	6,0 X+d0
E .	SET	6,11Y-d1
	SET	6.A
	SET	6,8
	561	5.C
	SET	6.D
	581	6,6
	SE7	6.14
	SET	6.L
	SET	7.HHL)
r	SET	7,1130+40
l.	SET	7,119 + 40
	SET	2.6.
	SET	7.8
	24.1	7,0
	SET	7.0
		7.E
	SET	7,H
	SET	7,1.
	5LA	IHE
	SLA	II X rdI
	SLA	A
	SLA	9
	SLA	0
	SLA	5
	SLA	6
	SEA	н
	SLA	
	SRA	L
	SEA	HIX HIS
	SRA	11 V +e0
	SRA	A A
	SHA	A A
	SHA	c
	SRA	D

CODICO	INST:	RUCCION
C628	ARR	E
C82C	SRA	н
C820	SRA	
C63E	SRL	199,1
DDC8053E	SRL	ilk+g
FDC8053E	57tt,	IIVed
CB3F	SRL	A
C838	SRL	
C839	SRL	c
CB3A	SAL	D
CE38	SRL	5
CB3C	SRt.	16
C83D	SRL	L
96	SUB	(HE)
DD9505	SUB	Distant
FD9635	202	IIY-di
97	509	A
90	SUB	
11	SUB	C
12	SUB	D
13	SUB	F
	SUE	R
5	SUB	2
620	SUB	
N.E.	XQR	1961.3
DAEQS	XOR	[[Kest]
DATOS	XOR	(IV+d)
AF.	XOR	A
LS .	XOR	B
9	XOR	C
A.	XDB	D
8	XDR	
c	XDR	н
0	XDE	L
F20	XOB	

(Cortesia de Zilog Inc.)



APENDICE F

EQUIVALENCIAS DEL Z80 AL 8080

Z80	8080	Z80	8888	Z80	8080
ADC A (NC)	ADC M	£1(\$7), HI	gibe.	OP n	081[82]
ADCA #	ACI(82)	HELT	HLT	QR:	ORA-
ADC A +	ADC:	1965, (4)	P4 (82)	OF(N)	MARC
400 A (45)	ADD 59	AC bc	INKB	OUT INLA	DU1[87]
ADD 4 ~	AD(152)	940.00	INN D	POP AF	DOLDSM.
ADD A. +	400×	ISAC HIL	INEH	209.6C	POPB
400 HL 80	DAD 5	INC.	1907 -	POP 01	MOPD
ASD ~ DE	DASB	INC SP	1800 SP	POPH	POFH
ACC No. HI	DADH	MICHUI	10,9 50.	PUSH AP	PUSH PSP
ACC NV. SP	04057	SFC, nn	2C [825 [831]	PL/5H-BC	PUSH B
AND e	ANI (82)	JP 65, 110	JM [62][83]	PUSHIDE	BRIZH D
ANG-	Apph v	IFNC on	JF4C [82] [83]	PUSH HL	PUSHIN
AND INC	AND TO	FAL	JAP [82] [53]	10 T	211
CALLE, no	CC18811831	39767 mm	.992 (82) [80)	961 C	5%
CASSAS, no	CM187(183)	19.8 mm	P(07) (03)	RSTIA	1946
CACLING, no	CNC (67) (67)	P 75 cm	(95;92)[82)	R\$1 F#C	RNC
CAsi on	CALL	JP RO. +n	xPO (82 (82)	R\$1.N7	NAS.
CALLNE	CNZ1921 831	27.70	12 (89) (60)	RITP	Eq.
CRUP no.	CP (82, 150)	37 (15)	POH.	RET PE	MPC.
CAUSE NO	CPE (82) (83)	IDA IDE	10/44	RETRO	810
CAUPO	CPO.871 R31	10A pent	104 (82) (83)	RELS	92
CAU 7 no	CZ 1871 1891	10.01. 45	SNS 382-1831	RLA	\$10.1
CCF	CMC	IDSF on	DOSE 182" (83)	RLCA	PLC
CP+	CMP+	IDIRCI A	STAK B	克奈 4	EAR
CPORT	CMFM	LD:DEL A	STARD	RPCA	MIC
CPs.	CMA	101911	BACK NO. 1	951 P	RST P
CP+	CP-1821	LD (mm) A	51A (B2) [B3]	SECA, (HL)	586 M.
DAA	DAA	(Dine) H.	SHLE (82) (83)	58C A n	58 [87]
OFC BC	DCKS	the erro	(bax s	58C.A. r	580 (
DECDE	DEKD	1080.00	149. (82) 831	SOF	510
DECH	DCX in	1015, (91)	PHD 1871:831	568 n	SUI[B2]
DEC -	DCP+	IDH m	DOM: 821 (RO)	Strb :	SUB+
DEC SP	DOXESP	ID: INC.	MOV1 M	SUBTRILL	5U8.W
DECIMO	DCPM.	IDs. o	MV1+ 1521	XORn	X81[87]
D.	DI .	10-1	90yr1 r2	ADR /	XQA /
E1	D)	IDSE H.	564)	NOR HILL	>0.4 M
EX DE MI	NO.	NOP	NOT		



APENDICE G

EQUIVALENCIAS DEL 8080 AL Z80

8080	Z80	5080	Z80	8080	Z80
ACI [82]	ADCA, n	ev [82]	INA. (n)	₽OP.H	POPH
ADC NA	A0C A, (95)	170F 66	INC(Ht)	POP PSW	POP AF
ADC -	AECA, r	4591	INC+	PUSH B	PUSH BC
ACC M	A00 A.(HL)	00.6	TNCBC	PUSH 0	FUSH DE
ACC -	ADDA,	mwcb.	INCDE	PUSH H	PUSH HI
ADI [82]	A00 A . n	25K H	INCHL	PUSH PSW	RIGHAL
SNIK M	AND (HIL)	INK SP	INC SP	641	PLA
ANIX-	ANGLI	xC [62] [83]	JEC MI	RAR	REA
ANI [82]	ANDn	JW [62] [83]	JPM, no	90	MELC
CNLL	CAE on	JAME (82) (83)	JF est.	RE?	RTT
CC [825] 83]	CAILC. nn	JMC [82] [85g	SPINE no	#LC	RICA
CH-(87) (63)	CALL M. no.	JNZ [82] [83]	JPNZ, nn	RMA	RET M
CWA	CR	3F [62] [83]	JEP, no	ResC	RITING
CMC	CCI	2% [87] [83]	3P.PE, 65%	2942	BETINZ
CWP/U	DP(HE)	190 (83) [83)	JPPO, res	49	811b
CMP+	CPx	JZ (82) (83)	22.00	495	RETPE
CNC [82] [83]	CAILNE, res	LDA (82) (83)	IDA Inti	290	RETIPO
CN7 (82) 382)	CAULNZ wn	:DAKB	sDA (BC)	490	RRCA
CP (82) (82)	CAUF on	1DAK D	ED A (DE)	357	R51 P
CPT (82):183)	CALLPE, en	LH LD (801582)	LD ME LOST	92	DEC 2
OF [82]	CPo	DU 6 (82) (83)	10-9C. rm	588 AL	580 A (95
CPD [82] [83]	CALLPO, no	UDIO (87) (83)	ID DE. ms	506+	58C A, r
CZ [925 [83]	CAU.Z, nn	(XI H (82) (83)	(2:16, m)	581 [82]	58C A. =
DAA	DAA	DNI SP (82) 8631	12 SP. nn	SHID [82] [83]	
0408	ADD HL BC	MOVM.+	IDDES.Y	SPHL	LD SP, HIL
CASO	ADD Ht. DE	AKCY r. M.	LD+ (HL)	SIA [82][83]	ID(nn) A
DADH	ACC NI, NO	MQV11.12	LD+. r	STAX 5	LD (80), A
DADSP	A00 NJ. 52	Novi St.	(D)H) n	SIAKD	LD (Dt), A
DC8-W	DEC (HI)	46VI+18(2)	LD r n	STC	50
DCR+	DEC /	NOP	NOP	SUB M	SUB (NO)
DCX8	DECRC	CRASS	CIR (NO.1	5001	SUB+
CCXO	DECDE	1880	190	52.1 [82]	54/8 n
DCXH	DEC 941	OR [82]	DR n	RCHS	EXIL H
DC×5P	DEC SP	OU1 (62)	OUT in 1. A	#FA At	NOR (HL)
DI	DK .	PCHs.	372953	KRA.	HOR.
D	5	POF 8	POP BC	3R1[82]	XQ6 v
HAST	14,7	POP D	POF SE	XTHI	EX (52), 14.



Indice alfabético

Abreviado, direccionamiento, 408. 414, 449 Absoluto, direccionamiento, 103, 407 413 Acarren, 21, 23, 25-28, 30, 170-171. Acceso indirecto a la memoria, 470. Acumulador, 406. Acumulador de 16 bits, 100. ADC, 95. ADC, A. s. 185. ADC HL. ss. 187. ADD 97 ADD A. (HL). 76, 189. ADD A. (IX + d), 190. ADD A. (IY + dt. 192.) ADD A. n. 65, 194. ADD A. r. 64, 71, 72, 195 ADD HL. ss. 196. ADD IY rr 199 Alfanumérico, dato, 35-37, Algoritmo, 13-14, 109, 515. ALU, 44, 72, 78, Ambigüedad sintáctica, 14. Analizador, 561-562. AND, 163-164.

AND s. 201
Ampliado direccionamiento. 156
Ampliado di 3.
Aplicaciones. 493.
Arboles. 520-521.
Artineticos. 520-521.
Arquitectura biseca. 44-6.
Arquitectura di sistema. 44-6.
Arquitectura di sistema. 44-6.
Asquitectura di sistema. 48-7.
Asquitectura di sistema. 48-7.
Asquitectura di sistema. 48-7.
Asquitectura di conversion. 36.
Asquitectura del conversion. 36.
Asquitectura di valor. 596.
Asq

B. 60.
Banders de registros, 50.
Banders de interrupciones, 182.
Banders 38, 34-748, 170-175.
Barrido de estaciones, 436, 439, 464, 494, 510.
BASIC, 23, 449, 510.
BASIC, 23, 449, arimética, 101.
banderas, 107.
representación, 32, redat, 194,

suma, 101, 104, tabla, 32 transferencia de bloques, 506. BCD condensado, 32, 101, Biblioteca de subrutinus, 145, Biestable, 48. Bifurcación, instrucción de. 408. Binario, 18-22, 37, 40, Binario con signo, 21-22 Bit. 16, 18, 37. BIT b. (HL), 203 BIT b. (JX + d), 205 BIT b, (IY + d), 207. BIT b. r. 209. Bit de filtración de interrupciones. Bit de paridad 36 Bits de estado, 48, 484. Bloque, 516, 518, 520, Bloques de acceso, 519. Borrado de memoria, 493. Bucle de barrido, 463-464, Bucle del programa, 61, 115. Burbujeo, 509-513 Bus de control, 44. Bus de datos, 484. Bus de direcciones, 44, Brisqueda, 525, 533, 546. Búsgueda binaria, 522, 533-537. 546-547 Búsqueda logaritmica, 522, 536. Búsqueda secuencial, 522. BUSRQ. 86, 468 Byte, 16-17, 37, 411, Byte superior, 98, C. 25, 27-30, 60, 70 Cálculo del tiempo, 433. CALL. 140, 153, 412, 471. CALL oc. pq. 211. CALL pq. 213. CALL SUB. 138-140. Campo de comentarios, 566. Campo de desplazamiento, 409. Campos del ensamblador. 566. Carácter de borrado, 437 Carácter de interrupción, 437. Carua, 91, 100 Casilla de control. 46. Cielo de ejecución, 52 Ciclo de máquina, 66. Ciclo de memoria. 53.

Ciclos de reloi, 66 Cifra binaria, 16. Clases de instrucciones. 151. Codificación, 14. Codificación hexadecimal, 38-39, Código binario, 17 Codigo incorrecto, 102. Código de operación, 63, 80, 406, 410, 412, Cola, 519. Coma flotante, representación ca. Comparar, 507. Compilador, 521, 557. Complemento a dos, 23-25, 27. Complemento a uno, 23. Comprobación de intervales, 497-498. Conceptes básicos, 13. Constantes, 407, 411, 570 Contacto, 448-449, 484 Contador, 433-434 Contador de datos, 49. Contador del programa, 49-50. Control. 436 Control E/S, 86-87. Controladores de los segmentos, Conversión de código, 499-500. CP. 163. CPD, 218. CPDR, 219. CPI, 221. CPIR. 222. CPL 129, 161, 224 CPU, 44, 182 Cristal de ouarzo, 45, Cronómetro, 435. Cuenta de ceros, 504.

Cuenta de impulsos, 435. D. 60, 69. DAA, 102, 225. Dato Islao, 439. DEC m. 227. DEC m. 227. DEC m. 229. DEC IV. 230. Decimia. 18-19. Decimia. 18-19. Decomificación. 53, 68, 80. Decremento, 161, 409. DEFER, 573. e reloj, 66. naria. 16. e instrucciones, 151. tion hexadecimal, 38-39, binario, 17 neorrecto, 102. de operación, 63, 80, 406, stante, representación en. r. 507. lor, 521, 557, ento a dos. 23-25, 27. ento a uno. 23. ación de intervalos. 497s básicos, 13, o. 579. s. 407, 411, 570. 448-449, 484 de datos, 49. del programa, 49-50. JS. 86-87. ores de los segmentos. n de código, 499-500. 161, 224, 182 cuarzo, 45 ceros. 504

ón, 53, 68, 80

. 161, 409

Desarrollo de programas, 555, 560. Desarrollo tecnológico, 579. Desbordamiento, 27-30. Deshordamicoto negativo, 30. Desplazamiento, 47, 60, 113, 114, Desplazamiento aritmético, 114. Diagrama de fluio, 15-16, 108-109, 417, 433, 439, 465, 534. Diodos luminosos, 37. Diodos luminosos de siete segmentos (LED), 451-453. Direccionamiento, 406, 412, Direccionamiento de bits, 416. Direccionamiento indirecto de registros, 410-411. Direccionamiento largo, 416. Direccionamiento, técnicas de, 406. Directo, direccionamiento, 408. Directorio, 517, 521, Directorio de ficheros, 517. Directorio de dos niveles, 517. Dispositivos múltiples 476 División de 16 por N. 126-129. División de 8 bits, 131-132 DMA, 463, 468 Doble precisión, formato de. 31. Documentación, 92. E. 58. EBCDIC, 36. Editor 559 Ejecución, 53, 66, 576. Eiccutar, 68. Ejemplos de diseño. 523. Elemento aleatorio, 517. Elemento mayor, 500-502. Eliminación, 527, 539, 548. Eliminación de un elemento, 538, Empujar, 50, 71, 152. Emulador, 559.

Emulador interno, 561.

ENDM. 574. Ensamblado condicional, 576 Ensamblador, 91, 558, 568, Entrada/salida, 154, 429, 490. dispositivos de. 483, 495. instrucciones de. 179, 430. EPROM. 561 Error, 561. Errores lógicos, 558. Estado, 28 80 446 486 Etiqueta, campo de. 566. EX AF, AF, 235. EX DE, HL. 236. Exponente, 34-35 EX (SP), HL, 237 EX (SP), 1X, 238. EX (SP), 1Y, 240, Extracr. 51, 71, 152. EXX, 242. F. 58. Fallos de alimentación, 45, Filtro, 164, 497. H. 58, 173, HALT, 86, 182, 243. Hexadecimal, 38-40, 451, Identificación de interruptores, 471, IFFI, 470. IM 0, 244 IM 1, 245 IM 2, 246 Implicito, direccionamiento, 406. Impresora, 40, 449, 466. Impulso, 431, 436. IN A. (N), 249 INC (HL), 252 INC s. 250. JNC rr. 251. INC (IX + d), 253, INC (IY + d), 255. INC 1X, 256. INC 1Y, 257

Incremento, 160, 409.

Incrementador, 54.	JUMP (salto), 83, 170, 175, 408.
IND, 258.	
Indexación, 61.	L, 60.
Indexado, direccionamiento, 157,	LD A. (nn), 65, 80.
409, 414, 517.	LD D. C. 68.
Indirecto, direccionamiento, 410-	LDD. 160.
412, 415, 516,	LDDR, 137, 160.
Indirecto indexado, direccionamien-	LD1, 160.
10, 410.	LDIR. 160.
INDR, 259.	LD dd. (nn), 272,
INI, 260,	LD dd, nn, 274.
INIR. 262.	LD c. n. 275.
Inmediato, direccionamiento, 103,	LD r. r'. 63, 276.
156, 406, 412-413.	LD (BC), A, 277.
Inserción, 527, 547,	LD (DE), A. 278.
Inserción de un elemento, 525, 537,	LD (HL), n. 279.
Instrucción, 91.	LD (HL), r, 280.
campo, 566.	LD r. (HL), 330.
formutos. 62.	LD r. (IX + d), 281.
registro, 53, 61,	LD r. (IY + d), 283.
tipos, 107.	LD (IX + d), n, 285.
Z80, 151.	LD (1Y + d), 287.
Instrucción breve. 17.	LD (JX + d), r. 289.
Instrucción condicional, 48.	LD (1Y + d), r. 291.
Instrucciones automáticas del Z80.	LD (nn), A, 295.
137, 421, 423.	LD A. (nn), 293.
	(D (an) 33 202
Instrucciones de control, 154, 181.	LD (nn), dd, 297.
Instrucciones ejecutables, 15.	LD (nn). HL. 299.
Instrucciones especiales para cifras.	LD (nn), IX, 301.
168.	LD (nn), IY, 303.
Instrucciones de intercumbio, 159.	LD A, (BC), 305.
Instrucciones de proceso de datos.	LD A. (DE), 306.
161.	LD A, I, 307.
INT. 86.	LD A. R. 309.
Interpretado, 65.	LD I. A. 308.
Intérprete. 52, 557.	LD HL (nn), 310.
Interrupción, 435, 467-476, 478-479.	LD IX. nn. 312.
modo 0, 471,	LD 1X. (nn), 313.
modo 1, 474.	LD 1Y. nn. 315.
modo 2, 474.	LD IY, (nn), 310,
Interrupción no filtrable, 468.	LD R. A. 318.
Interrupciones simultaneas, 478.	LD SP. HL. 319. LD SP. IX. 320.
Introducción de caracteres, 496,	LD SP 1X 320
IORQ. 87, 471.	LD SP. IY, 321.
IR, 53.	LDD, 322.
IX. 50, 60.	LDDR. 324.
IY. 60.	LDI. 326.
	LDIR, 328.
JP cc. pq. 263.	
JP nn. 83.	Lectora de cinta de papel, 465.
ID 266	LED, 37, 450,
JP pq. 265.	LED multiples, 452.
JP (HL), 266.	Lenguaje ensamblador. 63, 556,
JP (JX). 267.	568.
JP (1Y), 268.	Lenguajes de alto nivel, 557.
JR cc. c. 269.	Lenguajes de programación, 14.
JR m. 271.	LIFO, estructura, 516, 519.

Y + dh. 283+ d), n. 285. - d), 287, - d), r. 289

Hd), r. 291. A. 295 m), 293. dd, 297, HL. 299

IC), 305. Et. 306.

309, mp), 310

nn), 313, R. 315. ml. 316.

318. IL. 319. X. 320. Y. 321

cinta de papel, 465. 450: iples, 452.

ensemblador, 63, 556, de alto nivel, 557.

de programación, 14.

Lista, 516, 524-525, 533. Lista alfabética, 533, 540, 543-544. Lista circular, 520. Lista doblemente encadenada, 521

Lista encadenada, 517, 520, 542, 544-546, 549. Lista secuencial, 516

Lista sencilla, 525 Listado. 566. Literal, 65, 406, 422, 570. Lógica, 163, 533. Lógica binaria, 16.

Lógica de decodificación, 46. Lógica de interrupciones, 48). Lógica sincronizada por reloj, 80.

Llamada a subrutina, 138, 141. Llamadas internas, 140.

M1 85 MACRO. 574-576. Manipulación de bits. 168-169. Manipulador de interrupciones, 466.

Mantisa, 35. Mantisa normalizada, 35 Mapa de memoria, 421, 562 Mecanismo de subrutina, 138. Medio acarreo, bandera de (H). Memoria auxiliar de datos. 483.

Memoria de lectura-escritura, 45, Memoria de sólo lectura, 45. Memories auxiliares, 58. Mensules de error, 568. Microinstrucciones, 80. Microordenador monoplaca, 563. Mnemotécnico, 63, 556, Modelo del programador, 90.

Modos, 411. Modos de direccionamiento, 406-407, 412

Monitor, 558. MOS. (ecnologia (6502), 419. MREQ, 86. Multiplexor, 49, 60. Multiplicación, 107-116, 146-148. Multiplicación de 16 por 16. 124-

126 Multiplicación mejorada, 120-124 MUX, 49, 60.

N. 31. NEG. 331.

Negativo, 21, 23, 29-30.

Nibble, 16, 33 NMI 85-86, 468 NOP, 86, 332. Notación posicional, 18 Número con signo, 508.

O exclusiva, 28. Octal, 38-39. Opciones de programación, 555. Operación inmediata, 65. Operación de lectura, 92 Operaciones lógicas, 135-136. Operaciones de salto, 166. Operando, 95, 97, 406. Operandos de almacenamiento, 97 OR. 164-165. OR s. 333. Ordenes, 15. ORG, 572. Organización, 462. Organización hardware, 43. OTDR. 335. OTIR, 337. OUT (Ct. r. 339. OUT (N), A, 340. OUTD. 341.

Página cero, direccionamiento por. 408, 413, Panel frontal, 40, 565. Pantalla, 40, 563 Parâmetros de subrutinas, 144. Pares de registros, 49. Paridad/deshordamiento (P/V), 171. Paso # paso. 435 Pastilla de entrada/salida programable, 483. Patillas del nP. 85. PC, 49, 413, 478. Perforadora, 466. Pila, 50, 140, 144, 467, 478-479, 515,

PIO. 45, 483-490 PIO estándar, 483. PIO Zilog Z80, 488-489. POP qq. 343. POP IX. 345. POP IV. 347. Postindexación, 409. Precisión múltiple, 94. Preindexación, 409 Proceso de datos. 152. Producción de paridad, 498.

Programs, 15, 46, Retraso mayor, 434. Programa de carga, 559. Retraso por hardware, 435. Programa de control, 45. Programa de puesta a punto. 559. Programación, 14, 15, 488, 493, 579. Protección de registros, 471. Resta, 99. Protegido, 46. Puerta, 483, 487-488. Resta en BCD empaquetado, 105-Puesta a punto, 15. 106 Puntero de la lista, 518 Restauración, método con, 127. Puntero de la nila, 516. Punteros. 49, 50, 63, 410, 516, 520, RET cc. 359 RETJ. 178, 361, 472, Punto de bifurçación, 111. RETN, 178, 363, 470 Punto de interrupción, 560, 561, RETURN, 140. PUSH qq. 349. PUSH IX. 351 PUSH IY, 353 RLA. 367. RLC r. 369 R. 61. RLCA, 368 RAM, 46, 73, 500, 563. RLC (HL), 371. RLC (IX + d), 372 Recursos fisicos, 563, 565. Recursos lógicos, 558, 563. Referencia, programa de, 440. Rotación, 114, 152-153, 166-167. Registro destino, 64. Rotar, 48, 153. Registro de dirección, 485. Registro de dirección de datos, 484. RR A. 380 Registro de entrada, 430. Registro de estado, 47, 58. Registro de indice, 50, 60, 409. RRD. 384 RST. 178, 471 Registro de interrupción-dirección RST p. 386. de paiging, 61 Rutina de servicio, 463, 559. Registro de refresco de memoria. S. 174. Registro de salida, 430. Salto encadenado, 154. Registro temporal. 58. Salto, instrucción de, 153, 178. Registros, 28, 48-49, 144, 408, 444. Salto relativo (JR), 153, 408. Registros de control. 494-495. SBC, A. s. 388. Registros de direcciones, 49. SBC HL, ss. 390. Registros internos de control. 51. SCF. 391 Segmento, 450, 516. Registros de tipo general, 48. Schal, 430 Relativo, direccionamiento, 408, 414. Señales de control, 85. Separadores, 46. Representación binaria, 37, Serie de caracteres, 461. Representación de datos, 524. Servicio de interrunción, 475. Representación externa de la infor-SET b, s. 392. mación, 37, 40, Seudoinstrucciones, 94 Representación de la información, Seudoinstrucciones del ensamblador. 572, 574. Representación interna de la infor-Signo, 174


Simbólico, 40.


mación, 16.

mayor, 434, por hardware, 435. BCD empaquetado, 105tión, método con, 127. 359. 8, 361, 472. 78, 363, 470. 1 140 58.), 371. + dj. 372. + d). 374. 114, 152-153, 166-167, 153. servicio, 463, 559. denado, 154 ucción de. 153, 178 vo (JR), 153, 408. 388. =. 390. 450, 516, control, 85. s. 46. racteres, 461 interrupción, 475. 392 eciones, 94. cciones del ensambla-

40

Simulador, 559. Transferencia de datos, 151, 155, Sin restauración, método, 130. Sincrono, 441, 467, Transferencia de trabajo en parale-Sincronizador de intervalos progralo. 437-441. mable (PIT), 437 Transferencias, 49. Sintaxis, 520. Truncar, 31 \$10 Zilog Z80, 490, Sistema en tiempo compartido, 564. UART, 490. Sistema operativo, 558. UC. 44. Sistema operativo en disco. 558. Unidad aritmética y lógica, 44, 57. Sistemas de desarrollo, 563, Unidad central de proceso, 44, SLA s, 394 Unidad de control, 44, Solicitud por hus, 468. Soporte físico, 87, Vector de interrupciones, 469. SP 50 Vectorización de interrupciones SRA s, 396 473. SRL 5, 398 Velocidad, 447. SUB s. 400. Velocidad critica, 56-57. Subrutinas, 137, 141, 575. Verificación, 153, 170, Suma, 55, 90, 95-100. Verificación de un carácter, 496, Suma de N elementos, 502-503. Suma de 8 bits, 90. W 81 WAIT, 85 Tabla de referencia, 544. WR. 85. Tabla de interrupciones, 467. Tabla de verdad, 164. XOR. 163, 165. Técnica de solapamiento, 74. XOR 5, 402 Técnicas básicas de programación, Z. 81, 173 Teletipo, 436, 455, 457-460 Z80, registros del, 90. Tomar, 52, 66, 77, Total de control, 504, 1K, 22. Transferencia de bits en serie, 441μP, 50, 54. Transferencia de bloques, 420-424 426, 505, instrucciones de. 160, 418-419,





Programación del Z80

PROGRAMACION DEL 280 va dirigido tanto a quien toma contacto por primera vez con el 280 y desea. conocer a fondo su funcionamiento, como para el programador experimentado que necesita una quia de referencia rápida, completa y concisa sobre todos los pormenores del 280.

El libro contiene una descripción detallada del hardware del procesador (registros, buses, etc.) y una extensa guía de programación que trata, de forma gradual y con numerosos ejemplos, todos los temas de programación en lenguaje máquina:

- modos de direccionamiento;
- técnicas compleias de entrada/salida;
- interrupciones:

- orogramas aritméticos, busqueda, ordenación, etc.

PROGRAMACION DEL 280 incluye también un extenso capítulo con una descripción detallada del juego de instrucciones del 280: código operativo, función, flujo de datos, modo de direccionamiento, tiempo de ejecución, etc.

Con más de 200 illustraciones y siste apéndices, PROGRAMACION DEL 280 es una obra de referencia imprescindible en la biblioteca de cualquier programador.



Programación del Z80

Rodnay Zaks





ramación 1 Z80


DEL 280 va dirigido tanto a quien r primera vez con el Z80 y desea su funcionamiento, como para el mentado que necesita una gula de ompleta y concisa sobre todos los

descripción detallada del hardware gistros, buses, etc.) y una extensa ción que trata, de forma gradual y s ejemplos, todos los temas de

ritméticos, búsqueda,

DEL 780 incluve también un extenso descripción detallada del juego de Z80: código operativo, función, flujo de direccionamiento, tiempo de elecución, etc.

DEL Z80 es una obra de referencia biblioteca de cualquier programador.



Z80 Rodnay Zaks Program del Z Rodnay 2

PROGRAMACION DEL 280 va dirigido tanto a quien toma contacto por primera vaz con el 280 y dessa conocer a fondo su funcionamiento, como para el programador experimentado que necesita una guia de referencia rápida, completa y conscisa sobre todos los pormenores del 280.

El libro contiene una descripción detallada del hardware del procesador (registros, buses, etc.) y una extensa guía de programación que trata, de forma graduel y con numerosos ejemplos, todos los temas de programación en lenguale máquins:

- modos de direccionamiento:
- técnicas complejas de entrada/salida;
 interrupciones:
- programas aritméticos, búsqueda, ordenación, etc.

PROGRAMACION DEL 280 incluye también un extenso apitulo con una descripción detallada del juego de instrucciones del 280: código operativo, función, flujo de datos, modo de direccionamiento, tiempo de ejecución, etc.

Con más de 200 ilustraciones y siete apéndices, PROGRAMACION DEL 280 es una obra de referencia imprescindible en la biblioteca de cualquier programador.

